-
公开(公告)号:CN101425453B
公开(公告)日:2010-10-13
申请号:CN200810146359.4
申请日:2008-08-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明揭示一种MIM电容、形成α-钽层的方法、以及形成MIM电容的方法。形成MIM电容的方法包括形成含氮层于半导体基底上。以轰击元素轰击含氮层以形成α-钽晶种层。之后,在N2流量实质上为零的条件下溅镀Ta以形成α-钽的第一极板表层。之后,形成介电层于第一极板上,并形成第二极板于介电层上,以完成MIM电容的制作。本发明可降低电极板的电阻,可降低电容的厚度,其他优点还包括以较低的成本制作出低电阻、低厚度的MIM电容。
-
公开(公告)号:CN103633140B
公开(公告)日:2016-06-01
申请号:CN201210540747.7
申请日:2012-12-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L21/762
CPC classification number: H01L21/76224 , H01L21/02538 , H01L21/02609 , H01L21/0334 , H01L21/31053 , H01L21/762 , H01L21/76232 , H01L21/823412 , H01L21/823481 , H01L29/0653 , H01L29/66477 , H01L29/66651 , H01L29/78
Abstract: 一种集成电路器件和一种用于制造集成电路器件的工艺。该集成电路器件包括具有在其中形成沟槽的衬底,占据沟槽的第一隔离材料层,形成在第一隔离材料层上的第二隔离材料层,位于衬底上并且水平地与第二隔离材料层相邻的外延生长硅层,以及形成在外延生长硅层上的栅极结构,其中栅极结构限定沟道。本发明还公开一种两步式浅沟槽隔离(STI)工艺。
-
公开(公告)号:CN102790014A
公开(公告)日:2012-11-21
申请号:CN201210023819.0
申请日:2012-02-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
CPC classification number: H01L21/823807 , H01L21/0245 , H01L21/02529 , H01L21/02532 , H01L21/0262
Abstract: 公开了一种半导体器件及制造半导体器件的方法。示例性半导体器件及制造该半导体器件的方法提高了载流子迁移率。该方法包括:提供衬底;在衬底上方形成介电层;在介电层内形成第一沟槽,其中,第一沟槽延伸穿过介电层;在第一沟槽内外延(epi)生长第一有源层;以及利用辐射能量选择性地固化邻近第一有源层的介电层。本发明还提供了一种经受应力的半导体器件及其制造方法。
-
公开(公告)号:CN103633140A
公开(公告)日:2014-03-12
申请号:CN201210540747.7
申请日:2012-12-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L21/762
CPC classification number: H01L21/76224 , H01L21/02538 , H01L21/02609 , H01L21/0334 , H01L21/31053 , H01L21/762 , H01L21/76232 , H01L21/823412 , H01L21/823481 , H01L29/0653 , H01L29/66477 , H01L29/66651 , H01L29/78
Abstract: 一种集成电路器件和一种用于制造集成电路器件的工艺。该集成电路器件包括具有在其中形成沟槽的衬底,占据沟槽的第一隔离材料层,形成在第一隔离材料层上的第二隔离材料层,位于衬底上并且水平地与第二隔离材料层相邻的外延生长硅层,以及形成在外延生长硅层上的栅极结构,其中栅极结构限定沟道。本发明还公开一种两步式浅沟槽隔离(STI)工艺。
-
公开(公告)号:CN101859727B
公开(公告)日:2012-10-10
申请号:CN201010143203.8
申请日:2010-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/532
CPC classification number: H01L23/53238 , H01L21/76807 , H01L21/76832 , H01L21/76834 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种内连线结构与其形成方法,该形成方法包括以下步骤:提供一介电层;形成一金属线于该介电层中;以及形成一复合蚀刻停止层,其中形成该复合蚀刻停止层包括:形成一底部蚀刻停止层于该金属线与该介电层之上;以及形成一顶部蚀刻停止层于该底部蚀刻停止层之上,其中该底部蚀刻停止层与该顶部蚀刻停止层具有不同组成,且两者的步骤于原处进行。本发明可使工艺成本减少约30%。且循环时间可以减少。
-
公开(公告)号:CN101425453A
公开(公告)日:2009-05-06
申请号:CN200810146359.4
申请日:2008-08-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明揭示一种MIM电容、形成α-钽层的方法、以及形成MIM电容的方法。形成MIM电容的方法包括形成含氮层于半导体基底上。以轰击元素轰击含氮层以形成α-钽晶种层。之后,在N2流量实质上为零的条件下溅镀Ta以形成α-钽的第一极板表层。之后,形成介电层于第一极板上,并形成第二极板于介电层上,以完成MIM电容的制作。本发明可降低电极板的电阻,可降低电容的厚度,其他优点还包括以较低的成本制作出低电阻、低厚度的MIM电容。
-
公开(公告)号:CN103227179B
公开(公告)日:2015-11-04
申请号:CN201210431173.X
申请日:2012-11-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种减小图像传感器中的暗电流的方法包括:提供背照式图像传感器晶圆,在该背照式图像传感器晶圆的背面上沉积第一钝化层,在第一钝化层上沉积等离子体增强钝化层,以及在等离子体增强钝化层上沉积第二钝化层。本发明还提供了一种减小图像传感器中的暗电流的装置和方法。
-
公开(公告)号:CN102790014B
公开(公告)日:2015-04-01
申请号:CN201210023819.0
申请日:2012-02-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
CPC classification number: H01L21/823807 , H01L21/0245 , H01L21/02529 , H01L21/02532 , H01L21/0262
Abstract: 公开了一种半导体器件及制造半导体器件的方法。示例性半导体器件及制造该半导体器件的方法提高了载流子迁移率。该方法包括:提供衬底;在衬底上方形成介电层;在介电层内形成第一沟槽,其中,第一沟槽延伸穿过介电层;在第一沟槽内外延(epi)生长第一有源层;以及利用辐射能量选择性地固化邻近第一有源层的介电层。本发明还提供了一种经受应力的半导体器件及其制造方法。
-
公开(公告)号:CN103227179A
公开(公告)日:2013-07-31
申请号:CN201210431173.X
申请日:2012-11-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种减小图像传感器中的暗电流的方法包括:提供背照式图像传感器晶圆,在该背照式图像传感器晶圆的背面上沉积第一钝化层,在第一钝化层上沉积等离子体增强钝化层,以及在等离子体增强钝化层上沉积第二钝化层。本发明还提供了一种减小图像传感器中的暗电流的装置和方法。
-
公开(公告)号:CN101859727A
公开(公告)日:2010-10-13
申请号:CN201010143203.8
申请日:2010-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/532
CPC classification number: H01L23/53238 , H01L21/76807 , H01L21/76832 , H01L21/76834 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种内连线结构与其形成方法,该形成方法包括以下步骤:提供一介电层;形成一金属线于该介电层中;以及形成一复合蚀刻停止层,其中形成该复合蚀刻停止层包括:形成一底部蚀刻停止层于该金属线与该介电层之上;以及形成一顶部蚀刻停止层于该底部蚀刻停止层之上,其中该底部蚀刻停止层与该顶部蚀刻停止层具有不同组成,且两者的步骤于原处进行。本发明可使工艺成本减少约30%。且循环时间可以减少。
-
-
-
-
-
-
-
-
-