公开(公告)号：CN108933143A

公开(公告)日：2018-12-04

申请号：CN201810528707.8

申请日：2018-05-28

Applicant: 三星电子株式会社

Inventor： 金智熏 ,  李垣哲

IPC: H01L27/11563 ,  H01L27/11568

CPC classification number: H01L27/10852 ,  H01L27/10823 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10894 ,  H01L28/75 ,  H01L28/87 ,  H01L28/91 ,  H01L27/11563 ,  H01L27/11568

Abstract: 一种半导体器件，包括：衬底，包括单元区域和周边区域；以及衬底上的底部电极。底部电极布置在均在第一方向上延伸的第一行和第二行中。第一行和第二行在垂直于第一方向的第二方向上彼此相邻。第一行中的底部电极包括在第一方向上分开第一距离的最外面的底部电极和次最外面的底部电极。第二行中的底部电极包括在第一方向上分开第二距离的最外面的底部电极和次最外面的底部电极。第一行中的最外面的底部电极位于衬底的周边区域上。第二行中的最外面的底部电极位于衬底的单元区域上。

公开(公告)号：CN108735719A

公开(公告)日：2018-11-02

申请号：CN201711248130.7

申请日：2017-12-01

Applicant: 三星电机株式会社

Inventor： 柳廷勋 ,  俞东植 ,  韩昇勋 ,  朴鲁逸 ,  林承模 ,  申铉浩

IPC: H01L23/64 ,  H01L23/522 ,  H01L21/768

CPC classification number: H01G4/33 ,  H01L28/75

Abstract: 本发明提供一种电容器及制造该电容器的方法。所述电容器包括主体，所述主体包括基板和设置在所述基板上的电容层。所述基板包括：多个第一沟，从所述基板的一个表面穿至所述基板的内部；以及第一电容器层，设置在所述基板的所述一个表面上和所述第一沟中。所述第一电容器层包括第一介电层和设置在所述第一介电层的相对侧上的第一电极和第二电极。所述电容层包括：多个第二沟，从所述电容层的一个表面穿至所述电容层的内部；以及第二电容器层，设置在所述电容层的所述一个表面上和所述第二沟中。所述第二电容器层包括第二介电层和设置在所述第二介电层的相对侧上的第三电极和第四电极。

公开(公告)号：CN108335980A

公开(公告)日：2018-07-27

申请号：CN201711383126.1

申请日：2017-12-20

Applicant: 爱思开海力士有限公司

Inventor： 张壹植 ,  朴志焕 ,  李美梨 ,  全奉石 ,  郑镛洙 ,  黄善焕

IPC: H01L21/324 ,  H01L21/8242 ,  H01L27/108 ,  H01L23/64

CPC classification number: H01L27/10852 ,  H01L21/2236 ,  H01L21/32055 ,  H01L21/321 ,  H01L21/32133 ,  H01L21/3215 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10894 ,  H01L28/75

Abstract: 一种用于制造半导体器件的方法包括：在半导体衬底中形成晶体管；在晶体管之上形成包括含氢顶电极的电容器；以及在形成电容器之后执行用于氢钝化的退火工艺。

公开(公告)号：CN108257942A

公开(公告)日：2018-07-06

申请号：CN201611239029.0

申请日：2016-12-28

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 林静

IPC: H01L23/64 ,  H01L21/02

CPC classification number: H01L28/75

Abstract: 一种半导体结构及其形成方法，半导体结构包括：基底；位于所述基底上的第一金属层；位于所述第一金属层上的第一阻挡层；位于所述第一阻挡层上的中间介质层；位于所述中间介质层上的第二阻挡层；位于所述第二阻挡层上的第二金属层。本发明改善了半导体结构中MIM电容器的漏电问题。

公开(公告)号：CN102787356B

公开(公告)日：2016-10-05

申请号：CN201210150587.5

申请日：2012-05-15

Applicant: 三菱综合材料株式会社

Inventor： 渡边敏昭 ,  樱井英章 ,  曽山信幸 ,  土井利浩

IPC: H01L41/08 ,  H01L41/187 ,  H01L41/318 ,  H01L41/319 ,  H01L21/02

CPC classification number: H01L41/1876 ,  C30B1/023 ,  C30B29/16 ,  H01L21/02186 ,  H01L21/02194 ,  H01L21/02197 ,  H01L21/02282 ,  H01L21/02304 ,  H01L21/28291 ,  H01L28/55 ,  H01L28/56 ,  H01L28/65 ,  H01L28/75 ,  H01L29/516 ,  H01L35/22 ,  H01L35/34 ,  H01L41/0815 ,  H01L41/318 ,  H01L41/319 ,  Y10T428/249921 ,  Y10T428/25 ,  Y10T428/26 ,  Y10T428/265

Abstract: 本发明提供一种不设置晶种层、缓冲层，就能够简便地得到晶体取向被择优控制为（110）面的铁电薄膜的铁电薄膜的制造方法。通过在具有晶面为（111）轴向取向的下部电极的基板的下部电极上涂布铁电薄膜形成用组合物，进行加热使其结晶，从而在下部电极上制造铁电薄膜，在该制造方法中，铁电薄膜包含晶体取向被择优控制为（110）面的取向控制层，将取向控制层的结晶后的层厚设在5nm～30nm的范围内来形成。

公开(公告)号：CN102082171B

公开(公告)日：2015-12-02

申请号：CN201010271741.5

申请日：2010-09-03

Applicant: 海力士半导体有限公司

Inventor： 都官佑 ,  李起正 ,  朴京雄 ,  李正烨

IPC: H01L29/45 ,  H01L21/28 ,  H01L29/92 ,  H01L21/02

CPC classification number: H01L29/4966 ,  H01L28/75 ,  H01L29/47 ,  H01L29/92 ,  H01L29/94

Abstract: 本发明的半导体器件的电极包括TiCN层和TiN层。本发明的制造半导体器件电极的方法包括制备衬底、形成TiCN层和形成TiN层。

公开(公告)号：CN102790169B

公开(公告)日：2015-08-19

申请号：CN201210151102.4

申请日：2012-05-15

Applicant: 三菱综合材料株式会社

Inventor： 渡边敏昭 ,  樱井英章 ,  曽山信幸 ,  土井利浩

IPC: H01L41/29 ,  H01L21/24 ,  H01L41/43 ,  H01L41/187

CPC classification number: H01L21/02197 ,  B05D3/0254 ,  B05D5/00 ,  H01L21/022 ,  H01L21/02282 ,  H01L21/28291 ,  H01L28/55 ,  H01L28/65 ,  H01L28/75 ,  H01L41/0815 ,  H01L41/319 ,  Y10T428/249921 ,  Y10T428/25 ,  Y10T428/26 ,  Y10T428/265

Abstract: 本发明提供一种不设置晶种层、缓冲层，就能够简便地得到晶体取向被择优控制为（100）面的铁电薄膜的铁电薄膜的制造方法。通过在具有晶面为（111）轴向取向的下部电极的基板的下部电极上涂布铁电薄膜形成用组合物，进行加热使其结晶，从而在下部电极上制造铁电薄膜，该该制造方法中，铁电薄膜包含晶体取向被择优控制为（100）面的取向控制层，将取向控制层的结晶后的层厚设在35nm～150nm的范围内来形成。

公开(公告)号：CN102254916B

公开(公告)日：2015-04-29

申请号：CN201110135436.8

申请日：2011-05-19

Applicant: 瑞萨电子株式会社

Inventor： 肱冈健一郎 ,  久米一平 ,  井上尚也 ,  白井浩树 ,  川原润 ,  林喜宏

IPC: H01L27/108 ,  H01L23/485 ,  H01L21/8242 ,  H01L21/768

CPC classification number: H01L27/10894 ,  H01L21/76811 ,  H01L23/5223 ,  H01L27/10852 ,  H01L28/75 ,  H01L28/91 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件和制造半导体器件的方法，该半导体器件具有：衬底；多层互连，其形成在衬底上，并且具有多个互连层，其中每一个互连层通过堆叠在其中的互连和绝缘层构成；存储器电路，在平面图中其形成于衬底上的存储器电路区域中，并且具有外围电路和在多层互连中嵌入的至少一个电容器元件；以及，逻辑电路，其形成于在衬底上的逻辑电路区域中，其中，电容器元件由下电极、电容器绝缘膜、上电极、嵌入电极和上互连构成；上互连的上表面和在与上互连相同的互连层中形成的构成逻辑电路的互连的顶表面被对齐到相同的平面。

公开(公告)号：CN104025294A

公开(公告)日：2014-09-03

申请号：CN201180074584.1

申请日：2011-10-07

Applicant: 英特尔公司

Inventor： N·林德特 ,  J·M·施泰格瓦尔德 ,  K·J·辛格

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L28/75 ,  H01L23/5223 ,  H01L23/53238 ,  H01L27/10808 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10855 ,  H01L28/55 ,  H01L28/87 ,  H01L28/90 ,  H01L28/91 ,  H01L2924/0002 ,  H05K1/182 ,  H01L2924/00

Abstract: 本发明公开了用于在金属互连当中集成电容器用于嵌入式DRAM应用的技术。在一些实施例中，该技术使用湿法蚀刻来完全移除在电容器形成之前暴露的互连金属(例如，铜)。这一互连金属移除阻止该金属污染电容器的高k电介质。另一益处是电容器的增加的高度(表面积)，这允许增加的电荷存储。在一个示例实施例中，提供一种集成电路设备，其包括具有DRAM位单元电路的至少一部分的衬底、位于所述衬底上并且包括一个或多个包含金属的互连特征的互连层、以及至少部分地位于所述互连层中并且占据包含金属的互连特征从其中被移除的空间的电容器。所述集成电路设备可以例如是处理器或通信设备。

公开(公告)号：CN104022015A

公开(公告)日：2014-09-03

申请号：CN201310066636.1

申请日：2013-03-01

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 张海烽 ,  张珏 ,  陈思安 ,  姜俊克

IPC: H01L21/02 ,  H01L23/522

CPC classification number: H01L28/75

Abstract: 本发明提供了一种MIM双电容器结构及其制造方法，在布线层及第一互连金属层之间的层间介质层中刻蚀形成底部暴露部分第一互连金属层的沟槽，并利用金属-绝缘层-金属-绝缘层的叠层结构填充该沟槽，且使布线层中的各金属线分别与该叠层结构中的各个金属层连接，由此形成了MIM双电容器结构，因此，该MIM双电容器结构相对于现有技术节省了所需占用的面积，提高了集成电路的小型化、集成化，并且在制造过程中相对于现有制造工艺减少了刻蚀及光刻的次数，降低了工艺的繁复度。