公开(公告)号：CN109599394B

公开(公告)日：2021-03-30

申请号：CN201811133972.2

申请日：2018-09-27

申请人： 台湾积体电路制造股份有限公司

发明人： 卡思克·穆鲁克什 ,  江文智 ,  蔡俊琳 ,  霍克孝 ,  吴国铭 ,  陈柏智 ,  苏如意 ,  林炫政 ,  陈益民 ,  林宏洲 ,  邱奕正

IPC分类号： H01L27/02 ,  H01L27/06 ,  H01L29/06 ,  H01L21/8234

摘要： 本申请的各个实施例涉及其中高压金属氧化物半导体(HVMOS)器件与高压结终端(HVJT)器件集成的集成电路(IC)。在一些实施例中，第一漂移阱和第二漂移阱位于衬底中。第一漂移阱和第二漂移阱以环形图案交界且具有第一掺杂类型。外围阱位于衬底中且具有与第一掺杂类型相反的第二掺杂类型。外围阱围绕并分离第一漂移阱和第二漂移阱。主体阱位于衬底中且具有第二掺杂类型。此外，主体阱位于第一漂移阱上方并且通过第一漂移阱与外围阱间隔开。栅电极位于第一漂移阱和主体阱之间的结上方。本申请还提供了集成电路的制造方法。

公开(公告)号：CN107895695A

公开(公告)日：2018-04-10

申请号：CN201710741291.3

申请日：2017-08-25

申请人： 台湾积体电路制造股份有限公司

发明人： 陈昭雄 ,  范富杰 ,  陈奕寰 ,  郑光茗 ,  霍克孝 ,  刘思贤

IPC分类号： H01L21/3105 ,  H01L21/321

CPC分类号： H01L21/30604 ,  H01L21/31053 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/42368 ,  H01L29/4916 ,  H01L29/7833 ,  H01L21/31051 ,  H01L21/3212

摘要： 本发明实施例涉及一种为改善层间介电层经化学机械研磨的碟状效应的悬浮格状冠型多晶硅，具体涉及一种集成电路IC及一种用于制造所述集成电路的方法。多晶硅层形成于衬底的第一区域上方且具有相对于彼此堆积以界定第一堆积密度的多个多晶硅结构。虚拟层形成于所述衬底的第二区域上方且具有相对于彼此堆积以界定第二堆积密度的多个虚拟结构，其中所述第一堆积密度及第二堆积密度基本上是类似的。层间介电层形成于所述衬底的所述第一区域及第二区域上方。在形成所述层间介电层之后，通常由所述第一堆积密度及第二堆积密度抑制与化学机械研磨并发的所述衬底的至少第二区域的碟状效应。

公开(公告)号：CN103178114B

公开(公告)日：2015-12-02

申请号：CN201210557171.5

申请日：2012-12-20

申请人： 台湾积体电路制造股份有限公司

发明人： 霍克孝 ,  郑志昌 ,  苏如意 ,  叶人豪 ,  杨富智 ,  蔡俊琳

IPC分类号： H01L29/78 ,  H01L29/739 ,  H01L29/06 ,  H01L21/336 ,  H01L21/331

CPC分类号： H01L29/7816 ,  H01L21/265 ,  H01L29/0646 ,  H01L29/0696 ,  H01L29/1033 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/66325 ,  H01L29/66681 ,  H01L29/7393

摘要： 在本发明中提供了一种高电压横向扩散金属氧化物半导体(HV LDMOS)器件(具体为绝缘栅极双极结型晶体管(IGBT))及其制造方法。该器件包括具有至少一个高度掺杂的埋置部分的半导体衬底；在衬底上方生长的第一掺杂阱；在第一阱上形成的栅极结构；在栅极结构的一侧上形成的源极和在栅极结构的另一侧形成的漏极；以及在第一阱中形成的具有U形截面的第二掺杂阱。漏极的一部分形成在位于所述第二阱之外的第一阱上方。本发明还提供了一种具有低衬底泄露的绝缘栅极双极型晶体管。

公开(公告)号：CN104916637A

公开(公告)日：2015-09-16

申请号：CN201510108864.X

申请日：2015-03-12

申请人： 台湾积体电路制造股份有限公司

发明人： 霍克孝 ,  杨富智 ,  蔡俊琳 ,  陈益民 ,  詹智元

IPC分类号： H01L27/06 ,  H01L29/78 ,  H01L29/08 ,  H01L29/10 ,  H01L29/423 ,  H01L23/64 ,  H01L21/822 ,  H01L21/336 ,  H01L21/28 ,  H01L21/02

CPC分类号： H01L27/0288 ,  H01L21/823475 ,  H01L23/5228 ,  H01L27/0629 ,  H01L28/20 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一些实施例涉及半导体器件。半导体器件包括漏极区和围绕漏极区的沟道区。源极区围绕沟道区，使得沟道区将漏极区与源极区分离。栅电极布置在沟道区上方，并且具有接近漏极的内边缘。由弯曲或多边形路径的电阻材料构成的电阻器结构布置在漏极上方，并且连接至漏极。电阻器结构以栅电极的内边缘为外围边界。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN103247684B

公开(公告)日：2015-08-12

申请号：CN201310041931.1

申请日：2013-01-29

申请人： 台湾积体电路制造股份有限公司

发明人： 霍克孝 ,  郑志昌 ,  苏如意 ,  叶人豪 ,  杨富智 ,  蔡俊琳

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7394 ,  H01L21/26533 ,  H01L21/76243 ,  H01L21/76283 ,  H01L29/063 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0865 ,  H01L29/0882 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/66325 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7816 ,  H01L29/7824 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供了一种高压金属氧化物半导体横向扩散器件(HV LDMOS)，尤其是绝缘栅双极结型晶体管(IBGT)，以及其制造方法。该器件包括半导体衬底、形成在衬底上的栅极结构、形成在衬底内栅极结构的两侧的源极和漏极，形成在衬底内的第一掺杂阱以及形成在第一阱内的第二掺杂阱。栅极、源极、第二掺杂阱和第一阱的一部分以及漏极结构的一部分被在硅衬底中的深沟槽隔离部件和注氧层包围。本发明还公开了具有低衬底漏电的绝缘栅双极型晶体管结构。

公开(公告)号：CN102623488A

公开(公告)日：2012-08-01

申请号：CN201210008172.4

申请日：2012-01-10

申请人： 台湾积体电路制造股份有限公司

发明人： 苏如意 ,  杨富智 ,  蔡俊琳 ,  霍克孝 ,  郑志昌 ,  柳瑞兴

IPC分类号： H01L29/417 ,  H01L29/41

CPC分类号： H01L29/7835 ,  H01L27/088 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/7816 ,  H01L29/861

摘要： 器件包括在半导体衬底中的第一和第二重掺杂区域。至少一部分绝缘区域在半导体衬底中，其中该绝缘区域邻近第一和第二重掺杂区域。栅极绝缘层形成在半导体衬底的上方并且一部分栅极绝缘层位于一部分绝缘区域的上方。栅极形成在栅极绝缘层上方。漂浮导体位于绝缘区域上方并且与绝缘区域垂直地重叠。金属线包括位于漂浮导体上方的并且与漂浮导体垂直地重叠的一部分，其中金属线与第二重掺杂区域连接并且传输第二重掺杂区域的电压。本发明还提供了使用漂浮导体的HV互连解决方案。

公开(公告)号：CN106935648A

公开(公告)日：2017-07-07

申请号：CN201610815080.5

申请日：2016-09-09

申请人： 台湾积体电路制造股份有限公司

发明人： 陈奕寰 ,  范富杰 ,  郑光茗 ,  霍克孝 ,  陈奕升 ,  刘思贤 ,  林国树 ,  叶力瑄

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/423

摘要： 本发明涉及作为高压装置的栅极电介质的凹陷浅沟槽隔离。具体的，本发明揭示一种方法，其包含：形成延伸到半导体衬底中的隔离区；蚀刻所述隔离区的顶部部分，以在所述隔离区中形成凹陷部；和形成延伸到所述凹陷部中且与所述隔离区的下部分重叠的栅极堆叠。在所述栅极堆叠的相对侧上形成源极区和漏极区。所述栅极堆叠、所述源极区和所述漏极区为金属氧化物半导体装置MOS的部分。

公开(公告)号：CN106876462A

公开(公告)日：2017-06-20

申请号：CN201611047190.8

申请日：2016-11-23

申请人： 台湾积体电路制造股份有限公司

发明人： 霍克孝 ,  郑光茗 ,  周建志 ,  陈益民 ,  朱振梁

IPC分类号： H01L29/78 ,  H01L21/336

摘要： 本发明提供了一种半导体器件。半导体器件包括衬底、栅极、第一掺杂区和第二掺杂区。栅极在衬底上方。第一掺杂区和第二掺杂区在衬底中。第一掺杂区和第二掺杂区具有相同的导电类型且被栅极隔开。在基本垂直于限定在第一掺杂区和第二掺杂区之间的沟道长度L的方向上，第一掺杂区的长度将大于第二掺杂区的长度。本发明实施例涉及高压LDMOS晶体管及其制造方法。

公开(公告)号：CN102214692B

公开(公告)日：2014-04-23

申请号：CN201010199051.3

申请日：2010-06-08

申请人： 台湾积体电路制造股份有限公司

发明人： 苏如意 ,  杨富智 ,  蔡俊琳 ,  霍克孝 ,  沈佳青 ,  黄柏晟 ,  郑志昌 ,  柳瑞兴 ,  段孝勤

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7835 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7816

摘要： 本发明是有关于一种高压半导体晶体管及其制造方法。此晶体管包含半导体基材、形成于半导体基材之上的栅极结构、形成于半导体基材中且位于栅极结构每一侧的源极与漏极、形成于半导体基材中的被掺杂的第一井区、及位于第一井区中的被掺杂的第二井区。第二井区的一部分环绕源极，而第二井区的另一部分在第一井区中从上述第一部分做横向延伸。本发明通过在半导体基材中设置双井结构(一延伸p型井区位于n型井区中)，可提高BV值，强化晶体管的性能。此外，P型掺杂延伸区的设置，降低了晶体管操作时的导通电阻Ron，故可节省晶体管的耗电成本。

公开(公告)号：CN102214692A

公开(公告)日：2011-10-12

申请号：CN201010199051.3

申请日：2010-06-08

申请人： 台湾积体电路制造股份有限公司

发明人： 苏如意 ,  杨富智 ,  蔡俊琳 ,  霍克孝 ,  沈佳青 ,  黄柏晟 ,  郑志昌 ,  柳瑞兴 ,  段孝勤

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7835 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7816

摘要： 本发明是有关于一种高压半导体晶体管及其制造方法。此晶体管包含半导体基材、形成于半导体基材之上的栅极结构、形成于半导体基材中且位于栅极结构每一侧的源极与漏极、形成于半导体基材中的被掺杂的第一井区、及位于第一井区中的被掺杂的第二井区。第二井区的一部分环绕源极，而第二井区的另一部分在第一井区中从上述第一部分做横向延伸。本发明通过在半导体基材中设置双井结构(一延伸p型井区位于n型井区中)，可提高BV值，强化晶体管的性能。此外，P型掺杂延伸区的设置，降低了晶体管操作时的导通电阻Ron，故可节省晶体管的耗电成本。