-
公开(公告)号：CN106876462B
公开(公告)日：2020-11-13
申请号：CN201611047190.8
申请日：2016-11-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了一种半导体器件。半导体器件包括衬底、栅极、第一掺杂区和第二掺杂区。栅极在衬底上方。第一掺杂区和第二掺杂区在衬底中。第一掺杂区和第二掺杂区具有相同的导电类型且被栅极隔开。在基本垂直于限定在第一掺杂区和第二掺杂区之间的沟道长度L的方向上，第一掺杂区的长度将大于第二掺杂区的长度。本发明实施例涉及高压LDMOS晶体管及其制造方法。
-
公开(公告)号：CN106876462A
公开(公告)日：2017-06-20
申请号：CN201611047190.8
申请日：2016-11-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了一种半导体器件。半导体器件包括衬底、栅极、第一掺杂区和第二掺杂区。栅极在衬底上方。第一掺杂区和第二掺杂区在衬底中。第一掺杂区和第二掺杂区具有相同的导电类型且被栅极隔开。在基本垂直于限定在第一掺杂区和第二掺杂区之间的沟道长度L的方向上，第一掺杂区的长度将大于第二掺杂区的长度。本发明实施例涉及高压LDMOS晶体管及其制造方法。
-
公开(公告)号：CN102956706B
公开(公告)日：2016-02-24
申请号：CN201210251909.5
申请日：2012-07-19
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/41775 , H01L29/0653 , H01L29/0692 , H01L29/1033 , H01L29/1045 , H01L29/78 , H01L29/7823 , H01L29/7835
Abstract: 一种半导体器件包括：有源区域，具有沟道区域和至少一个翼区域，该至少一个翼区域与位于栅极介电层下方的沟道区域相邻。至少一个翼区域可以为在沟道区域两侧的两个对称翼区域。
-
公开(公告)号：CN104051344B
公开(公告)日：2017-05-10
申请号：CN201410095738.0
申请日：2014-03-14
Applicant: 台湾积体电路制造股份有限公司
Inventor： 亚历克斯·卡尔尼茨基 , 郑光茗 , 周建志 , 朱振梁 , 段孝勤
IPC: H01L21/8238 , H01L21/266
Abstract: 提供一种半导体布置和形成方法。半导体形成方法包括：使用单一光刻胶以掩蔽将形成低压器件的区域以及高压器件的栅极结构，同时执行高压器件的高能量注入。半导体制造的另一种方法包括：通过图案化的光刻胶执行高压器件的高能量注入，其中，在形成高压器件的栅极结构之前并且在形成低压器件的栅极结构之前，光刻胶被图案化。在执行高能量注入之后，执行随后处理以形成高压器件和低压器件。从而在CMOS处理中形成高压器件和低压器件而不需要附加掩模。
-
公开(公告)号：CN101814524B
公开(公告)日：2012-06-06
申请号：CN200910136498.3
申请日：2009-05-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/0847 , H01L29/66659 , H01L29/7835
Abstract: 本发明是有关于一种具有交替掺杂源/漏形态的半导体元件。在本发明的一具体实施例中，此元件包含一基板和一形成于基板上的晶体管。晶体管包含一栅结构、一源区和一漏区。漏区包含一交替掺杂形态区域。交替掺杂形态区域包含高低掺杂浓度的交替区域。在本发明的一实施例中，晶体管为一高电压晶体管。
-
Patent Agency Ranking
公开(公告)号：CN113013230A
公开(公告)日：2021-06-22
申请号：CN202011484583.1
申请日：2020-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/08 , H01L29/78 , H01L27/02 , H01L21/336
Abstract: 本公开的各种实施例涉及一种半导体器件。所述半导体器件包括位于衬底中且在侧向上间隔开的源极区与漏极区。栅极堆叠位于衬底之上以及源极区与漏极区之间。漏极区包括位于衬底中的具有第一掺杂类型的两个或更多个第一掺杂区。漏极区还包括位于衬底中的一个或多个第二掺杂区。第一掺杂区具有比第二掺杂区高的第一掺杂类型掺杂剂的浓度，且每一个第二掺杂区在侧向上设置在两个相邻的第一掺杂区之间。另提供一种半导体器件的形成方法。
-
公开(公告)号：CN101814524A
公开(公告)日：2010-08-25
申请号：CN200910136498.3
申请日：2009-05-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/0847 , H01L29/66659 , H01L29/7835
Abstract: 本发明是有关于一种具有交替掺杂源/漏形态的半导体元件。在本发明的一具体实施例中，此元件包含一基板和一形成于基板上的晶体管。晶体管包含一栅结构、一源区和一漏区。漏区包含一交替掺杂形态区域。交替掺杂形态区域包含高低掺杂浓度的交替区域。在本发明的一实施例中，晶体管为一高电压晶体管。
-
公开(公告)号：CN118571933A
公开(公告)日：2024-08-30
申请号：CN202410564233.8
申请日：2024-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L21/336 , G11C19/28
Abstract: 一种位准移位器电路的中电压晶体管可包括衬底中的p阱区。此外，中电压晶体管可包括其中包括中电压晶体管的N+源极/漏极区的n型轻掺杂源极/漏极(NLDD)区。NLDD区中的轻掺杂使得能够减小临限电压(Vt)，同时使得能够在N+源极/漏极区处进行中电压操作。为了减少因NLDD区中的轻掺杂而导致的中电压晶体管中的电流泄漏的量，可在中电压晶体管的栅极结构之下在NLDD区的一部分之上及/或NLDD区的一部分上包括缓冲层。中电压晶体管的NLDD区及热区能够达成中电压晶体管的临限电压，同时维持相同的电流泄漏效能或减少中电压晶体管中的电流泄漏。
-
公开(公告)号：CN118136628A
公开(公告)日：2024-06-04
申请号：CN202311639695.3
申请日：2023-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/12 , H01L29/423 , G09G3/32
Abstract: 本发明提供一种具有改良的饱和汲极电流的晶体管及用于制造此类晶体管的方法。闸极以纵向沟渠及在纵向沟渠下方的多个横向沟渠的形状形成。所得双凹槽结构增加闸极的表面积，此准许额外电荷载子且增加晶体管的饱和汲极电流。此类晶体管可用于高电压及中电压应用中，诸如显示驱动器集成电路中。
-
公开(公告)号：CN110534571B
公开(公告)日：2022-12-06
申请号：CN201910301154.7
申请日：2019-04-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L27/088 , H01L21/336
Abstract: 本发明实施例涉及半导体装置及其制作方法，所述半导体装置包括半导体衬底、栅极介电质、栅极电极及一对源极/漏极区域。所述栅极介电质安置于所述半导体衬底中以具有界定低于所述半导体衬底的上表面的上边界的凹形轮廓。所述栅极电极安置于所述栅极介电质上方。所述对源极/漏极区域安置于所述栅极介电质的对置侧上。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.026 seconds)
