公开(公告)号：CN109427647A

公开(公告)日：2019-03-05

申请号：CN201710785058.5

申请日：2017-09-04

Applicant: 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

Inventor： 苏郁珊 ,  吴家伟

IPC: H01L21/762 ,  H01L21/324

CPC classification number: H01L21/76224 ,  H01L21/477 ,  H01L21/76283 ,  H01L21/76831 ,  H01L21/324

Abstract: 本发明公开一种隔离结构的制作方法，包括下列步骤。首先，提供一半导体基底。在半导体基底中形成一沟槽。进行第一成膜制作工艺，用以于半导体基底上以及沟槽中共形地形成第一介电层。进行退火制作工艺，用以使第一介电层被密实化而成为第二介电层。第二介电层的厚度小于第一介电层的厚度。在退火制作工艺之后，进行第二成膜制作工艺，用以于第二介电层上以及沟槽中形成第三介电层。第三介电层与第二介电层将沟槽填满。

公开(公告)号：CN108156827A

公开(公告)日：2018-06-12

申请号：CN201680058275.8

申请日：2016-08-02

Applicant: 硅存储技术公司

Inventor： C-S.苏 ,  M.塔达尤尼 ,  N.杜

IPC: H01L21/02 ,  H01L21/84 ,  H01L21/336 ,  H01L21/28 ,  H01L21/762 ,  H01L29/49 ,  H01L29/08 ,  H01L29/423 ,  H01L29/788 ,  H01L27/11534 ,  H01L27/11521 ,  H01L27/11536 ,  H01L27/11531 ,  H01L27/12

CPC classification number: H01L27/11521 ,  H01L21/02532 ,  H01L21/02634 ,  H01L21/28035 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/11531 ,  H01L27/11534 ,  H01L27/11536 ,  H01L27/1203 ,  H01L29/0847 ,  H01L29/40114 ,  H01L29/42328 ,  H01L29/4916 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明公开了一种在相同的绝缘体上硅衬底上形成具有存储器单元和逻辑设备的半导体器件的方法。所述方法包括提供衬底，所述衬底包括硅、直接在所述硅上方的第一绝缘层，以及直接在所述第一绝缘层上方的硅层。使硅在所述衬底的第一（存储器）区域中的所述硅层上而不在所述衬底的第二（逻辑设备）区域中外延生长，使得所述硅层在所述衬底的所述第一区域中相对于所述衬底的所述第二区域较厚。存储器单元形成在所述衬底的所述第一区域中，并且逻辑设备形成在所述衬底的所述第二区域中。

公开(公告)号：CN107689343A

公开(公告)日：2018-02-13

申请号：CN201710660496.9

申请日：2017-08-04

Applicant: 英飞凌科技股份有限公司

Inventor： J·鲍姆加特尔 ,  O·黑尔蒙德 ,  I·莫德 ,  I·穆里 ,  T·C·奈德哈特 ,  H-J·舒尔策

IPC: H01L21/768

CPC classification number: H01L21/76248 ,  H01L21/28 ,  H01L21/30608 ,  H01L21/30625 ,  H01L21/31053 ,  H01L21/31111 ,  H01L21/76272 ,  H01L21/76283 ,  H01L21/764 ,  H01L29/4236 ,  H01L29/66666 ,  H01L29/7827 ,  H01L21/76879 ,  H01L21/76838

Abstract: 一种制造半导体器件的方法包括：形成填充有牺牲材料的沟槽。所述沟槽从第一侧延伸到半导体衬底中。在所述半导体衬底的第一侧和所述沟槽之上形成外延层。从所述半导体衬底的与所述第一侧相反的第二侧去除所述沟槽中的牺牲材料。用导电材料填充所述沟槽。

公开(公告)号：CN107546232A

公开(公告)日：2018-01-05

申请号：CN201710502807.9

申请日：2017-06-27

Applicant: 瑞萨电子株式会社

Inventor： 新川田裕树

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/762

CPC classification number: H01L29/0653 ,  H01L21/2652 ,  H01L21/76283 ,  H01L29/66477 ,  H01L29/66492 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66628 ,  H01L29/78 ,  H01L29/78654

Abstract: 本发明提供半导体器件及制造方法，提高半导体器件的可靠性。在具有作为支承衬底的半导体衬底(SB)、半导体衬底(SB)上的绝缘层(BX)及绝缘层(BX)上的半导体层(SM)的SOI衬底(1)上形成将半导体层(SM)及绝缘层(BX)贯穿且底部到达半导体衬底(SB)的元件隔离区域(ST)，在半导体层(SM)上隔着栅极绝缘膜(GF)形成有栅电极(GE)。在与半导体层(SM)相邻的位置，在元件隔离区域(ST)形成有凹陷(DT)，在凹陷(DT)内形成有填埋绝缘膜(UZ)。栅电极(GE)具有经由栅极绝缘膜(GF)形成于半导体层(SM)上的部分、位于填埋绝缘膜(UZ)上的部分及位于元件隔离区域(ST)上的部分。

公开(公告)号：CN104701236B

公开(公告)日：2018-01-02

申请号：CN201410616975.7

申请日：2014-11-05

Applicant: 意法半导体公司

Inventor： N·劳贝特 ,  P·卡雷

IPC: H01L21/762

CPC classification number: H01L21/845 ,  H01L21/76205 ,  H01L21/76283 ,  H01L21/823431 ,  H01L21/823821 ,  H01L27/0886 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/66795

Abstract: 本发明的各个实施例涉及一种在例如FinFET器件中使用的用于形成电介质隔离鳍结构的方法。该方法包括：在由第一半导体材料形成的衬底上，沉积由第二半导体材料形成的第一覆盖层；在第一覆盖层之上，沉积由第三半导体材料形成的第二覆盖层。图案化第一和第二覆盖层以限定鳍，其中每个鳍包括在由第二材料形成的第二区域之上的由第三材料形成的第一区域；氧化物材料填充鳍之间的空间；然后执行热氧化以将第二区域转换为，将由第三材料形成的第一区域与衬底隔离的材料。作为可选的步骤，在沉积氧化物材料以及执行热氧化之前，水平地使由第二材料形成的第二区域变薄。一旦鳍形成并与衬底绝缘，则执行传统的FinFET制作。

公开(公告)号：CN104246985B

公开(公告)日：2017-05-24

申请号：CN201380022225.0

申请日：2013-02-01

Applicant: 硅存储技术公司

Inventor： W.托伦 ,  X.刘 ,  G.梅茨格尔-布吕克尔 ,  N.杜 ,  S.维格 ,  N.米里迪 ,  C.苏 ,  C.伯纳迪 ,  L.奎瓦斯 ,  F.居约 ,  Y.陈 ,  H.奧马尼 ,  M.塔达约尼

IPC: H01L21/28

CPC classification number: H01L29/66545 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/76283 ,  H01L27/11521 ,  H01L27/11568

Abstract: 一种用于非易失性存储器阵列的叠层栅结构具有半导体衬底，所述半导体衬底具有多个基本上平行的间隔开的有源区。叠层栅结构在有源区上方形成，并且每一个包括：在每个叠层栅结构之间的在垂直于第一方向的第二方向上的第一绝缘材料，在所述有源区上方的第二绝缘材料，在所述第二绝缘材料上方的电荷维持栅极，在所述电荷维持栅极上方的第三绝缘材料，在所述第三绝缘材料上方的控制栅极的第一部分，所述控制栅极的第二部分在所述控制栅极的所述第一部分的顶部表面上方以及在与之相邻并沿所述第二方向延伸的所述第一绝缘材料的顶部表面上方，并且第四绝缘材料在所述控制栅极的所述第二部分上方。

公开(公告)号：CN106233452A

公开(公告)日：2016-12-14

申请号：CN201580018939.3

申请日：2015-04-13

Applicant: 德克萨斯仪器股份有限公司

Inventor： D·N·卡罗瑟斯 ,  J·R·德博尔

IPC: H01L21/762

CPC classification number: H01L29/0653 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/0223 ,  H01L21/02255 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/02645 ,  H01L21/02667 ,  H01L21/02675 ,  H01L21/02686 ,  H01L21/30625 ,  H01L21/3065 ,  H01L21/31055 ,  H01L21/76224 ,  H01L21/76248 ,  H01L21/76278 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/12 ,  H01L27/1203 ,  H01L29/04 ,  H01L29/0649 ,  H01L29/7851

Abstract: 在所描述的示例中，一种集成电路(100)可以通过在基于单晶硅的衬底(102)中的隔离槽式隔离层(124)处的衬底(102)的裸露侧表面(132)被电介质侧壁(136)覆盖。籽晶沟槽(140)穿过埋入式隔离层(124)形成以曝露出衬底(102)。基于单晶硅的籽晶层(144)穿过籽晶沟槽(140)形成并且延伸高于埋入式隔离层(124)的顶表面(126)。硅基非晶层(150)被形成为与籽晶层(144)接触。保护层(152)被形成在非晶层(146)上方。辐射感应的再结晶工艺将非晶层(150)转换为与籽晶层(144)对齐的单晶层。保护层(152)被移除并且单晶层被平坦化，留下在埋入式隔离层(124)上方的隔离半导体层。(118)内形成埋入式隔离层(124)来形成。在埋入

公开(公告)号：CN103745979B

公开(公告)日：2016-08-17

申请号：CN201410009511.X

申请日：2011-06-03

Applicant: 株式会社电装

Inventor： 白木聪 ,  户仓规仁 ,  高桥茂树 ,  山本昌弘 ,  山田明 ,  工藤弘康 ,  芦田洋一 ,  中川明夫

IPC: H01L27/12 ,  H01L29/06 ,  H01L29/739 ,  H01L23/58 ,  H02M7/537

CPC classification number: H01L27/1203 ,  G01R19/0092 ,  H01L21/76283 ,  H01L23/585 ,  H01L29/0696 ,  H01L29/405 ,  H01L29/7394 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开一种电流传感器、逆变器电路以及具有其的半导体器件。该具有横向半导体元件的半导体器件，包括半导体衬底（1，21）、位于衬底（1，21）上的第一电极（12，29）、位于衬底（1，21）上的第二电极（13，28）以及位于衬底（1，21）中以将衬底（1，21）划分为第一岛和与该第一岛电绝缘的第二岛的隔离结构（1d，21d，56）。横向半导体元件包括位于第一岛中的主单元以及位于第二岛中的感测单元。主单元使第一电流在第一电极（12，29）和第二电极（13，28）之间流动以使得第一电流沿着衬底（1，21）的表面在横向方向上流动。通过检测流经感测单元的第二电流来检测该第一电流。

公开(公告)号：CN103531474B

公开(公告)日：2016-04-20

申请号：CN201210229040.4

申请日：2012-07-02

Applicant: 中国科学院微电子研究所

Inventor： 钟汇才 ,  梁擎擎 ,  赵超

IPC: H01L21/336 ,  H01L21/762

CPC classification number: H01L29/66795 ,  H01L21/268 ,  H01L21/76283 ,  H01L29/665 ,  H01L29/785

Abstract: 一种FinFET半导体器件制造方法，鳍状半导体柱被形成为多条平行排列，多条平行排列的栅极与之相交。全面性地沉积多晶硅层，并将其转变成单晶硅层，使该单晶硅层与鳍状半导体柱本质上成为一体，这相当于抬升了鳍状半导体柱中的源漏区域，并且扩展了鳍状半导体柱的顶部面积；之后，使位于鳍状半导体柱顶面以上的单晶硅层转化而形成金属硅化物，从而形成源漏区域接触。本发明的源漏区域接触较常规FinFET中的源漏区域接触的面积更大，使得接触电阻减小，并且有利于后续工艺中的自对准金属插塞的形成。

公开(公告)号：CN103579007B

公开(公告)日：2016-03-23

申请号：CN201310278544.X

申请日：2013-07-04

Applicant: 国际商业机器公司

Inventor： B·S·哈兰 ,  S·梅塔 ,  T·E·斯坦戴尔特

IPC: H01L21/336 ,  H01L21/762 ,  H01L21/76

CPC classification number: H01L21/76283 ,  H01L21/823431 ,  H01L21/845 ,  H01L29/66545

Abstract: 本发明公开了一种用于鳍式场效应晶体管(finFET)器件形成的方法，包括：在衬底上形成多个鳍；在多个鳍之上形成栅极区域；并且在形成栅极区域之后形成用于finFET器件的隔离区域，其中形成用于finFET器件的隔离区域包括执行对多个鳍的子集的氧化或者去除之一。