公开(公告)号：CN116364644A

公开(公告)日：2023-06-30

申请号：CN202310422820.9

申请日：2019-02-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周世培 ,  徐鸿文 ,  卢玠甫 ,  郑有宏 ,  林永隆 ,  蔡敏瑛

IPC: H01L21/762 ,  H01L21/683

Abstract: 本申请实施例涉及用于形成薄的绝缘体上半导体SOI衬底的方法。本申请案的各种实施例涉及一种以低成本且以低总厚度变动TTV形成薄的绝缘体上半导体SOI衬底的方法。在一些实施例中，在牺牲衬底上外延形成蚀刻停止层。装置层外延形成于所述蚀刻停止层上且具有不同于所述蚀刻停止层的结晶晶格。将所述牺牲衬底接合到处置衬底，使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间。去除所述牺牲衬底。使蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层。使用包括氢氟酸、过氧化氢及乙酸的蚀刻剂来执行所述蚀刻。

公开(公告)号：CN110400774A

公开(公告)日：2019-11-01

申请号：CN201910118027.3

申请日：2019-02-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周世培 ,  徐鸿文 ,  卢玠甫 ,  郑有宏 ,  林永隆 ,  蔡敏瑛

IPC: H01L21/762 ,  H01L21/683

Abstract: 本申请案的各种实施例涉及一种以低成本且以低总厚度变动TTV形成薄的绝缘体上半导体SOI衬底的方法。在一些实施例中，在牺牲衬底上外延形成蚀刻停止层。装置层外延形成于所述蚀刻停止层上且具有不同于所述蚀刻停止层的结晶晶格。将所述牺牲衬底接合到处置衬底，使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间。去除所述牺牲衬底。使蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层。使用包括氢氟酸、过氧化氢及乙酸的蚀刻剂来执行所述蚀刻。

公开(公告)号：CN104425453B

公开(公告)日：2018-01-26

申请号：CN201310687197.6

申请日：2013-12-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周世培 ,  徐鸿文 ,  苏庆忠 ,  曹钧涵 ,  林佳洁 ,  蔡纾婷 ,  卢玠甫 ,  刘世昌 ,  杜友伦 ,  蔡嘉雄

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L27/14634 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/76805 ,  H01L21/76898 ,  H01L23/481 ,  H01L25/0657 ,  H01L25/16 ,  H01L25/50 ,  H01L27/14636 ,  H01L27/1464 ,  H01L2225/06544 ,  H01L2924/0002 ,  H01L2924/10253 ,  H01L2924/00

Abstract: 本发明提供了一种互连装置及其形成方法。将两个衬底（诸如晶圆、管芯、或晶圆和管芯）接合在一起。使用第一掩模形成部分地延伸至形成在第一晶圆上的互连件的第一开口。形成介电衬层，然后使用相同的掩模实施另一个蚀刻工艺。继续蚀刻工艺以暴露出形成在第一衬底和第二衬底上的互连件。用导电材料填充开口以形成导电插塞。本发明还公开了3DIC互连装置和方法。

公开(公告)号：CN106298718A

公开(公告)日：2017-01-04

申请号：CN201610474165.1

申请日：2016-06-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄信耀 ,  王俊智 ,  杨敦年 ,  洪丰基 ,  王明璁 ,  周世培

IPC: H01L23/488 ,  H01L27/146

Abstract: 本发明的一些实施例涉及一种三维(3D)集成电路(IC)。3DIC包括第一衬底，该第一衬底包括配置为在第一方向上从光源接收光的光电检测器。互连结构设置在第一衬底上方并且包括以交替的方式彼此堆叠的多个金属层和绝缘层。多个金属层中的一个离光源最近，并且多个金属层中的另一个离光源最远。接合焊盘凹槽从离光源最近的3DIC的表面中的开口延伸至互连结构内并且终止在接合焊盘处。接合焊盘与3DIC的表面分隔开并且与多个金属层中的离光源最远的一个直接接触。本发明的实施例还提供了集成电路、前照式传感器和背照式传感器。

公开(公告)号：CN104733435A

公开(公告)日：2015-06-24

申请号：CN201410086767.0

申请日：2014-03-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡纾婷 ,  杨敦年 ,  刘人诚 ,  陈愉婷 ,  周世培

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L25/0657 ,  H01L21/31051 ,  H01L21/31111 ,  H01L21/76805 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/24 ,  H01L24/80 ,  H01L24/82 ,  H01L24/91 ,  H01L25/50 ,  H01L2224/24051 ,  H01L2224/24146 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/82031 ,  H01L2224/821 ,  H01L2224/92 ,  H01L2224/9202 ,  H01L2224/9212 ,  H01L2224/94 ,  H01L2225/06541 ,  H01L2924/12036 ,  H01L2924/00 ,  H01L2224/80001 ,  H01L2224/82 ,  H01L2224/8203

Abstract: 本发明提供了一种互连装置及形成该互连装置的方法。两个集成电路接合在一起。形成穿过其中一个衬底的第一开口。沿着第一开口的侧壁形成多层介电膜。一个或多个蚀刻工艺沿着第一开口的侧壁形成一个或多个间隔件型结构。形成从第一开口延伸至集成电路中的焊盘的第二开口。形成介电内衬，且用导电材料填充开口以形成导电插塞。

公开(公告)号：CN102446930B

公开(公告)日：2014-03-12

申请号：CN201110054069.9

申请日：2011-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周世培 ,  刘世昌 ,  杜友伦 ,  蔡嘉雄

IPC: H01L27/146 ,  H01L27/148

CPC classification number: H01L27/14627 ,  H01L27/14621 ,  H01L27/14685

Abstract: 本发明提供一种半导体元件及其制作方法与图像感测元件。图像感测元件包括：一像素，位于一基板中；一第一微透镜，内埋于位于基板上的一膜层中，第一微透镜的一第一上表面具有一角状的顶端；一彩色滤光片，位于膜层上；以及一第二微透镜，位于彩色滤光片上，第二微透镜的一第二上表面具有一接近圆形的轮廓；其中像素、第一微透镜、彩色滤光片、以及第二微透镜皆至少部分彼此对齐。本发明的半导体元件的制作工艺相当快速且便宜，而且光聚焦性能较佳。

公开(公告)号：CN103489883A

公开(公告)日：2014-01-01

申请号：CN201310134088.1

申请日：2013-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈愉婷 ,  杨敦年 ,  刘人诚 ,  施宇豪 ,  王志谦 ,  周世培 ,  黄为栋 ,  吴政达

IPC: H01L27/146 ,  H01L21/027

CPC classification number: H01L21/0334 ,  H01L21/0337 ,  H01L27/14603 ,  H01L27/1464 ,  H01L27/14689

Abstract: 本发明公开了图像器件及其形成方法，其中图像传感器器件包括具有像素区和外围区的衬底。在外围区中蚀刻多个沟槽。第一沟槽的每一个均具有深度D1。在衬底上方形成掩模层。在像素区中，掩模层具有多个开口。间隔件形成在每个开口的内表面中。通过像素区中具有间隔件的每个开口蚀刻多个第二沟槽。第二沟槽的每一个均具有深度D2。深度D1大于深度D2。

公开(公告)号：CN112542475B

公开(公告)日：2024-10-01

申请号：CN201911337191.X

申请日：2019-12-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹淳凯 ,  卢玠甫 ,  周世培

IPC: H01L27/146

Abstract: 本公开的各种实施例是针对一种像素传感器，包含在光检测器之下的虚设垂直晶体管结构。像素传感器包含衬底，具有与背侧表面相对的前侧表面。光检测器安置于衬底内。深沟槽隔离(DTI)结构从衬底的背侧表面延伸到背侧表面下方的第一点。深沟槽隔离结构环绕光检测器的外周。虚设垂直晶体管结构在深沟槽隔离结构的内侧壁之间横向间隔开。虚设垂直晶体管结构包含虚设垂直栅极电极，具有虚设导电体和虚设包埋导电结构。虚设包埋导电结构从衬底的前侧表面延伸到第一点垂直上方的第二点且虚设导电体沿衬底的前侧表面延伸。

公开(公告)号：CN110875241B

公开(公告)日：2023-09-19

申请号：CN201910456703.8

申请日：2019-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  蔡嘉雄 ,  卢玠甫 ,  刘冠良 ,  周世培 ,  郑有宏 ,  杜友伦

IPC: H01L21/762 ,  H01L27/12

Abstract: 本申请的各种实施例涉及一种用于形成具有厚器件层和厚绝缘层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中，该方法包括形成覆盖处理衬底的绝缘层，并在牺牲衬底上外延形成器件层。将牺牲衬底接合到处理衬底，使得器件层和绝缘层位于牺牲衬底和处理衬底之间，并且去除牺牲衬底。去除包括对牺牲衬底实施蚀刻直到到达器件层。因为器件层通过外延形成并转移到处理衬底，所以器件层可以形成为具有大的厚度。此外，因为外延不受绝缘层厚度的影响，所以绝缘层可以形成为具有大的厚度。本发明实施例涉及用于形成绝缘体上半导体(SOI)衬底的方法。

公开(公告)号：CN110828367A

公开(公告)日：2020-02-21

申请号：CN201910382802.6

申请日：2019-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  蔡嘉雄 ,  卢玠甫 ,  曾国华 ,  周世培 ,  郑有宏 ,  杜友伦

IPC: H01L21/762

Abstract: 本申请的各种实施例涉及一种用于形成薄绝缘体上半导体(SOI)衬底而没有注入辐射和/或等离子体损坏的方法。在一些实施例中，在牺牲衬底上外延形成器件层，并在器件层上形成绝缘层。例如，绝缘层可形成为带负电荷或中性电荷的净电荷。牺牲衬底与操作衬底接合，从而器件层和绝缘层位于牺牲衬底和操作衬底之间。去除牺牲衬底，并循环减薄器件层，直到器件层具有目标厚度。每个减薄循环均包括氧化器件层的一部分并去除由氧化产生的氧化物。本发明的实施例还涉及用于形成薄绝缘体上半导体(SOI)衬底的方法。