公开(公告)号：CN103489883B

公开(公告)日：2017-03-01

申请号：CN201310134088.1

申请日：2013-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈愉婷 ,  杨敦年 ,  刘人诚 ,  施宇豪 ,  王志谦 ,  周世培 ,  黄为栋 ,  吴政达

IPC: H01L27/146 ,  H01L21/027

CPC classification number: H01L21/0334 ,  H01L21/0337 ,  H01L27/14603 ,  H01L27/1464 ,  H01L27/14689

Abstract: 本发明公开了图像器件及其形成方法，其中图像传感器器件包括具有像素区和外围区的衬底。在外围区中蚀刻多个沟槽。第一沟槽的每一个均具有深度D1。在衬底上方形成掩模层。在像素区中，掩模层具有多个开口。间隔件形成在每个开口的内表面中。通过像素区中具有间隔件的每个开口蚀刻多个第二沟槽。第二沟槽的每一个均具有深度D2。深度D1大于深度D2。

公开(公告)号：CN103681661A

公开(公告)日：2014-03-26

申请号：CN201310131836.0

申请日：2013-04-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈愉婷 ,  杨敦年 ,  刘人诚 ,  洪丰基 ,  林政贤 ,  蔡双吉

IPC: H01L27/04 ,  H01L21/78

CPC classification number: H01L21/78 ,  H01L22/32 ,  H01L22/34 ,  H01L23/562 ,  H01L23/585 ,  H01L27/1464 ,  H01L27/14683 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 晶圆中的划线。一种晶圆包括布置成行和列的多个芯片。多条第一划线位于多个芯片的行之间。多条第一划线中的每一条划线都包括其中具有金属部件的含金属部件划线和平行于含金属部件划线且邻接含金属部件划线的不含金属部件划线。多条第二划线位于多个芯片的列之间。

公开(公告)号：CN104752378B

公开(公告)日：2018-09-25

申请号：CN201410825950.8

申请日：2014-12-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡纾婷 ,  杨敦年 ,  刘人诚 ,  陈思莹 ,  陈愉婷

IPC: H01L23/48 ,  H01L25/065 ,  H01L21/768

Abstract: 本发明公开了一种半导体器件及其制造方法。在一些实施例中，半导体器件包括第一半导体芯片和接合到第一半导体芯片的第二半导体芯片，第一半导体芯片包括第一衬底和形成在第一衬底上方的第一导电部件。第二半导体芯片包括第二衬底和形成在第二衬底上方的第二导电部件。导电插塞设置成穿过第一导电部件并且连接到第二导电部件。该导电插塞包括设置在第一导电部件上方的第一部分和设置在第一导电部件之下或内的第二部分，第一部分具有第一宽度。第二部分具有第二宽度。第一宽度大于第二宽度。

公开(公告)号：CN104051424A

公开(公告)日：2014-09-17

申请号：CN201410055663.3

申请日：2014-02-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡纾婷 ,  杨敦年 ,  刘人诚 ,  周世培 ,  陈愉婷 ,  林佳洁

IPC: H01L23/538 ,  H01L21/768

Abstract: 本发明公开一种结构，该结构包括第一芯片，第一芯片具有第一衬底以及位于第一衬底下方的第一介电层，其中第一金属垫位于第一介电层中。第二芯片包括第二衬底、位于第二衬底上方并且接合至第一介电层的第二介电层以及位于第二介电层中的第二金属垫。导电插塞包括从第一衬底的顶面延伸至第一金属垫的顶面的第一部分以及从第一金属垫的顶面延伸至第二金属垫的顶面的第二部分。第二部分的边缘与第一金属垫的侧壁物理接触。介电层将导电插塞的第一部分与多个第一介电层间隔开。本发明公开了用于连接管芯的互连结构及其制造方法。

公开(公告)号：CN104733486B

公开(公告)日：2018-05-11

申请号：CN201410795045.2

申请日：2014-12-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈愉婷 ,  蔡纾婷 ,  陈思莹 ,  林政贤 ,  杨敦年 ,  刘人诚

IPC: H01L27/146 ,  H01L23/528 ,  H01L21/60

CPC classification number: H01L27/14645 ,  H01L21/76805 ,  H01L21/76807 ,  H01L21/76898 ,  H01L23/481 ,  H01L25/00 ,  H01L25/50 ,  H01L27/0688 ,  H01L27/14621 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14685 ,  H01L27/14687 ,  H01L27/14689 ,  H01L27/281 ,  H01L31/1876 ,  H01L2224/08145 ,  H01L2224/80894 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/9202 ,  H01L2224/9212 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2224/80 ,  H01L2224/8203 ,  H01L2224/821 ,  H01L2224/80001 ,  H01L2224/82

Abstract: 本发明公开了图像传感器器件及其制造方法以及半导体器件制造方法。在一些实施例中，制造半导体器件的方法包括将第一半导体晶圆接合至第二半导体晶圆，第一半导体晶圆包括衬底和连接至衬底的互连结构。该方法包括从第一半导体晶圆去除衬底的部分以暴露互连结构的部分。

公开(公告)号：CN104733435B

公开(公告)日：2018-02-27

申请号：CN201410086767.0

申请日：2014-03-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡纾婷 ,  杨敦年 ,  刘人诚 ,  陈愉婷 ,  周世培

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L25/0657 ,  H01L21/31051 ,  H01L21/31111 ,  H01L21/76805 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/24 ,  H01L24/80 ,  H01L24/82 ,  H01L24/91 ,  H01L25/50 ,  H01L2224/24051 ,  H01L2224/24146 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/82031 ,  H01L2224/821 ,  H01L2224/92 ,  H01L2224/9202 ,  H01L2224/9212 ,  H01L2224/94 ,  H01L2225/06541 ,  H01L2924/12036 ,  H01L2924/00 ,  H01L2224/80001 ,  H01L2224/82 ,  H01L2224/8203

Abstract: 本发明提供了一种互连装置及形成该互连装置的方法。两个集成电路接合在一起。形成穿过其中一个衬底的第一开口。沿着第一开口的侧壁形成多层介电膜。一个或多个蚀刻工艺沿着第一开口的侧壁形成一个或多个间隔件型结构。形成从第一开口延伸至集成电路中的焊盘的第二开口。形成介电内衬，且用导电材料填充开口以形成导电插塞。

公开(公告)号：CN107230682A

公开(公告)日：2017-10-03

申请号：CN201710165170.9

申请日：2017-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐鸿文 ,  卢玠甫 ,  杜友伦 ,  陈愉婷 ,  蔡纾婷 ,  郑秀渝

IPC: H01L27/146

CPC classification number: H01L27/1462 ,  H01L27/14623 ,  H01L27/1464 ,  H01L27/14685 ,  H01L27/14689 ,  H01L27/14643 ,  H01L27/14601 ,  H01L27/14683

Abstract: 本发明的实施例提供了背照式(BSI)图像传感器及其形成方法。该方法包括在衬底中形成多个感光像素，该衬底具有第一表面和第二表面，第二表面与第一表面相对，该衬底具有位于第一表面上的一个或多个有源器件。保护第二表面的第一部分。图案化第二表面的第二部分以在衬底中形成凹槽。在凹槽的侧壁上形成抗反射层。在第二表面的第二部分上方形成金属栅格，抗反射层介于衬底和金属栅格之间。

公开(公告)号：CN104051414B

公开(公告)日：2018-03-23

申请号：CN201310241836.6

申请日：2013-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡纾婷 ,  杨敦年 ,  王铨中 ,  刘人诚 ,  洪丰基 ,  许慈轩 ,  陈愉婷 ,  林政贤 ,  蔡双吉

IPC: H01L23/522 ,  H01L21/768

Abstract: 本发明涉及互连结构和方法，提供了一种半导体器件包括第一半导体芯片和第二半导体芯片，其中，第一半导体芯片包括第一衬底和形成在第一衬底上方的多个第一金属线；第二半导体芯片接合在第一半导体芯片上，其中，第二半导体芯片包括第二衬底和形成在第二衬底上方的多个第二金属线。半导体器件进一步包括连接在第一金属线和第二金属线之间的导电塞，其中，导电塞包括形成在硬掩膜层的第一侧面上方的第一部分和形成在硬掩膜层的第二侧面上方的第二部分，其中，第一部分具有第一宽度；第二部分具有第二宽度，且第二宽度大于或等于第一宽度。

公开(公告)号：CN104051424B

公开(公告)日：2017-08-15

申请号：CN201410055663.3

申请日：2014-02-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡纾婷 ,  杨敦年 ,  刘人诚 ,  周世培 ,  陈愉婷 ,  林佳洁

IPC: H01L23/538 ,  H01L21/768

Abstract: 本发明公开一种结构，该结构包括第一芯片，第一芯片具有第一衬底以及位于第一衬底下方的第一介电层，其中第一金属垫位于第一介电层中。第二芯片包括第二衬底、位于第二衬底上方并且接合至第一介电层的第二介电层以及位于第二介电层中的第二金属垫。导电插塞包括从第一衬底的顶面延伸至第一金属垫的顶面的第一部分以及从第一金属垫的顶面延伸至第二金属垫的顶面的第二部分。第二部分的边缘与第一金属垫的侧壁物理接触。介电层将导电插塞的第一部分与多个第一介电层间隔开。本发明公开了用于连接管芯的互连结构及其制造方法。

公开(公告)号：CN104051414A

公开(公告)日：2014-09-17

申请号：CN201310241836.6

申请日：2013-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡纾婷 ,  杨敦年 ,  王铨中 ,  刘人诚 ,  洪丰基 ,  许慈轩 ,  陈愉婷 ,  林政贤 ,  蔡双吉

IPC: H01L23/522 ,  H01L21/768

Abstract: 本发明涉及互连结构和方法，提供了一种半导体器件包括第一半导体芯片和第二半导体芯片，其中，第一半导体芯片包括第一衬底和形成在第一衬底上方的多个第一金属线；第二半导体芯片接合在第一半导体芯片上，其中，第二半导体芯片包括第二衬底和形成在第二衬底上方的多个第二金属线。半导体器件进一步包括连接在第一金属线和第二金属线之间的导电塞，其中，导电塞包括形成在硬掩膜层的第一侧面上方的第一部分和形成在硬掩膜层的第二侧面上方的第二部分，其中，第一部分具有第一宽度；第二部分具有第二宽度，且第二宽度大于或等于第一宽度。