-
公开(公告)号：CN110957257B
公开(公告)日：2024-04-12
申请号：CN201910142352.3
申请日：2019-02-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L27/12 , H01L21/683
Abstract: 本申请的各种实施例涉及一种用于形成不具有接合界面空隙和/或在层之间不具有分层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中，第一高介电常数接合结构形成于处理衬底上方。器件层形成于牺牲衬底上方。器件层的最外侧壁处于牺牲衬底的最外侧壁之间。第二高介电常数接合结构形成于器件层上方。第一高介电常数接合结构接合到第二高介电常数接合结构，以使器件层处于牺牲衬底与处理衬底之间。执行第一移移除工艺以移除牺牲衬底。第一移除工艺包括在牺牲衬底中执行第一刻蚀直到到达器件层为止。
-
公开(公告)号：CN107017197B
公开(公告)日：2020-08-07
申请号：CN201610933690.5
申请日：2016-10-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L27/12
Abstract: 本发明涉及半导体结构和其制造方法。本发明提供一种半导体结构，其包含：第一半导体装置，其具有第一表面与第二表面，所述第二表面与所述第一表面对立；位于所述第一半导体装置的所述第一表面上方的半导体衬底；以及III‑V蚀刻终止层，其接触所述第一半导体装置的所述第二表面。本发明还提供一种用于半导体结构的制造方法，其包含提供具有第一表面的暂时衬底、形成III‑V蚀刻终止层于所述第一表面上方、形成第一半导体装置于所述III‑V蚀刻终止层上方以及通过蚀刻操作去除所述暂时衬底并且暴露所述III‑V蚀刻终止层的表面。
-
公开(公告)号：CN106486412A
公开(公告)日：2017-03-08
申请号：CN201610769404.6
申请日：2016-08-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及一种方法，包括对半导体衬底实施各向异性蚀刻以形成沟槽。该沟槽具有垂直侧壁和连接至垂直侧壁的圆形的底部。实施损坏去除步骤以去除半导体衬底的表面层，表面层暴露于沟槽。蚀刻沟槽的圆形的底部以形成斜直底面。填充沟槽以形成在沟槽中的沟槽隔离区域。本发明实施例涉及深沟槽隔离及其形成方法。
-
公开(公告)号：CN112447667B
公开(公告)日：2025-03-11
申请号：CN202010279627.0
申请日：2020-04-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768 , H10F39/10
Abstract: 本公开的各种实施例涉及一种包括设置在半导体衬底内的第一衬底穿孔的集成芯片。半导体衬底具有分别在半导体衬底的相对侧上的前侧表面及背侧表面。半导体衬底包括从前侧表面延伸到背侧表面的第一掺杂沟道区。第一衬底穿孔至少由第一掺杂沟道区定义。导电接触件上覆于半导体衬底的背侧表面且包括上覆于第一衬底穿孔的第一导电层。第一导电层包括导电材料。上部导电层位于导电接触件之下。上部导电层的上表面与半导体衬底的背侧表面对准。上部导电层包括导电材料的硅化物。
-
公开(公告)号：CN113838876A
公开(公告)日：2021-12-24
申请号：CN202011433066.1
申请日：2020-12-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本揭露涉及一种包括衬底的图像传感器。光电探测器位于衬底中。沟槽位于衬底中且由衬底的侧壁及上表面界定。第一隔离层沿着衬底的界定沟槽的侧壁及上表面延伸。第一隔离层包含第一介电材料。第二隔离层位于第一隔离层之上。第二隔离层加衬于第一隔离层。第二隔离层包含第二介电材料。第三隔离层位于第二隔离层之上。第三隔离层填充沟槽且加衬于第二隔离层。第三隔离层包含第三材料。第一隔离层的第一厚度对第二隔离层的第二厚度的比率是约0.17到0.38。
-
Patent Agency Ranking
公开(公告)号：CN113113433A
公开(公告)日：2021-07-13
申请号：CN202011514528.2
申请日：2020-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开涉及一种具有被背面深沟槽隔离(BDTI)结构包围的光电二极管的图像传感器以及一种相关联的形成方法。在一些实施例中，多个像素区域被放置在图像感测管芯内，并且分别包括光电二极管，该光电二极管被配置为将辐射转换成电信号。光电二极管包括被光电二极管掺杂层包围的第一掺杂类型的光电二极管掺杂柱，该光电二极管掺杂层具有不同于第一掺杂类型的第二掺杂类型。BDTI结构被放置在相邻像素区域之间并且从图像感测管芯的背面延伸到光电二极管掺杂层内的位置。BDTI结构包括第二掺杂类型的掺杂衬垫和介电填充层。掺杂衬垫给介电填充层的侧壁表面加衬。
-
公开(公告)号：CN113838876B
公开(公告)日：2024-05-28
申请号：CN202011433066.1
申请日：2020-12-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本揭露涉及一种包括衬底的图像传感器。光电探测器位于衬底中。沟槽位于衬底中且由衬底的侧壁及上表面界定。第一隔离层沿着衬底的界定沟槽的侧壁及上表面延伸。第一隔离层包含第一介电材料。第二隔离层位于第一隔离层之上。第二隔离层加衬于第一隔离层。第二隔离层包含第二介电材料。第三隔离层位于第二隔离层之上。第三隔离层填充沟槽且加衬于第二隔离层。第三隔离层包含第三材料。第一隔离层的第一厚度对第二隔离层的第二厚度的比率是约0.17到0.38。
-
公开(公告)号：CN116364644A
公开(公告)日：2023-06-30
申请号：CN202310422820.9
申请日：2019-02-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L21/683
Abstract: 本申请实施例涉及用于形成薄的绝缘体上半导体SOI衬底的方法。本申请案的各种实施例涉及一种以低成本且以低总厚度变动TTV形成薄的绝缘体上半导体SOI衬底的方法。在一些实施例中，在牺牲衬底上外延形成蚀刻停止层。装置层外延形成于所述蚀刻停止层上且具有不同于所述蚀刻停止层的结晶晶格。将所述牺牲衬底接合到处置衬底，使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间。去除所述牺牲衬底。使蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层。使用包括氢氟酸、过氧化氢及乙酸的蚀刻剂来执行所述蚀刻。
-
公开(公告)号：CN110400774A
公开(公告)日：2019-11-01
申请号：CN201910118027.3
申请日：2019-02-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L21/683
Abstract: 本申请案的各种实施例涉及一种以低成本且以低总厚度变动TTV形成薄的绝缘体上半导体SOI衬底的方法。在一些实施例中，在牺牲衬底上外延形成蚀刻停止层。装置层外延形成于所述蚀刻停止层上且具有不同于所述蚀刻停止层的结晶晶格。将所述牺牲衬底接合到处置衬底，使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间。去除所述牺牲衬底。使蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层。使用包括氢氟酸、过氧化氢及乙酸的蚀刻剂来执行所述蚀刻。
-
公开(公告)号：CN110323229A
公开(公告)日：2019-10-11
申请号：CN201811241036.3
申请日：2018-10-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/12 , H01L29/10 , H01L21/762
Abstract: 本发明实施例揭露一种复合半导体衬底、半导体装置及其制造方法，其中所述复合半导体衬底包含半导体衬底、氧掺杂结晶半导体层及绝缘层。所述氧掺杂结晶半导体层在所述半导体衬底上方，且所述氧掺杂结晶半导体层包含结晶半导体材料及多种氧掺杂剂。所述绝缘层在所述氧掺杂结晶半导体层上方。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.028 seconds)
