-
公开(公告)号：CN116564901A
公开(公告)日：2023-08-08
申请号：CN202210825952.1
申请日：2022-07-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/29 , H01L23/60 , H01L21/56 , H01L23/31 , H01L23/492 , H01L23/498
Abstract: 本申请提供了封装结构和器件结构。根据本公开的封装结构包括底部衬底、位于底部衬底之上的底部互连结构、设置在底部互连结构之上并且包括金属特征的顶部互连结构、位于顶部互连结构之上的顶部衬底以及设置在顶部衬底上的保护膜。保护膜包括顶部衬底上的界面层、界面层上的至少一个偶极感应层、至少一个偶极感应层上的水分阻挡层、以及水分阻挡层上的氧化硅层。至少一个偶极感应层包括氧化铝、氧化钛或氧化锆。
-
公开(公告)号：CN115000099A
公开(公告)日：2022-09-02
申请号：CN202210041224.1
申请日：2022-01-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开实施例涉及一种用于形成集成芯片的方法，包括：在衬底内形成包括第一掺杂类型的多个图像感测元件；实行第一移除工艺以在衬底内形成多个深沟槽，多个深沟槽将所述多个图像感测元件彼此隔开；实行外延生长工艺以在多个深沟槽内形成包括第一材料的隔离外延前体且在多个深沟槽内及隔离外延前体的多个侧壁之间形成包括第二材料的光吸收层，第二材料不同于第一材料；对光吸收层及隔离外延前体实行掺质活化工艺，以形成包括与第一掺杂类型相反的第二掺杂类型的掺杂隔离层；以及利用隔离填充结构来填充多个深沟槽的多个剩余部分。
-
公开(公告)号：CN113675220A
公开(公告)日：2021-11-19
申请号：CN202110747971.2
申请日：2021-07-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/12 , H01L21/762
Abstract: 本文公开了用于高压绝缘体上半导体器件的深沟槽隔离结构。示例性深沟槽隔离结构围绕绝缘体上半导体衬底的有源区域。深沟槽隔离结构包括第一绝缘体侧壁间隔件、第二绝缘体侧壁间隔件以及设置在第一绝缘体侧壁间隔件和第二绝缘体侧壁间隔件之间的多层含硅隔离结构。多层含硅隔离结构包括设置在底部硅部分上方的顶部多晶硅部分。底部多晶硅部分由选择性沉积工艺形成，而顶部多晶硅部分由非选择性沉积工艺形成。在一些实施例中，底部硅部分掺杂有硼。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN115497860A
公开(公告)日：2022-12-20
申请号：CN202210080289.7
申请日：2022-01-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/68
Abstract: 本发明的各种实施例提供一种针对一种用于形成半导体结构的方法。该方法包括将第一晶圆和第二晶圆装载到接合平台上，使得第二晶圆覆盖第一晶圆。借助于多个晶圆销执行对齐工艺，以在第一晶圆上对齐第二晶圆，其中在对准工艺期间，多个第一参数与晶圆销相关联。接合第二晶圆至第一晶圆。借助于多个晶圆销在第一晶圆和第二晶圆上进行叠置(OVL)量测工艺，其中在对齐工艺期间，多个第二参数与晶圆销相关联。基于在对齐工艺期间与晶圆销相关联的第一参数与在叠置量测工艺期间与晶圆销相关联的第二参数之间的比较，来确定第一晶圆和第二晶圆之间的叠置偏移量。本发明可以提高半导体组件的效能和可靠度或提高半导体制造工艺良率。
-
公开(公告)号：CN114823749A
公开(公告)日：2022-07-29
申请号：CN202110569855.6
申请日：2021-05-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开涉及一种具有由隔离结构包围的外延沉积光二极管结构的图像传感器和相关联的形成方法。在一些实施例中，执行第一外延沉积工艺以在衬底上方形成第一掺杂EPI层。第一掺杂EPI层具有第一掺杂类型。随后，执行第二外延沉积工艺以在第一掺杂EPI层上形成第二掺杂EPI层。第二掺杂EPI层具有与第一掺杂类型相对的第二掺杂类型。随后，形成隔离结构以在多个像素区内将第一掺杂EPI层和第二掺杂EPI层分开为多个光二极管结构。多个光二极管结构配置成将从图像传感器的第一侧进入的辐射转换成电信号。
-
Patent Agency Ranking
公开(公告)号：CN113675220B
公开(公告)日：2024-09-13
申请号：CN202110747971.2
申请日：2021-07-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/12 , H01L21/762
Abstract: 本文公开了用于高压绝缘体上半导体器件的深沟槽隔离结构。示例性深沟槽隔离结构围绕绝缘体上半导体衬底的有源区域。深沟槽隔离结构包括第一绝缘体侧壁间隔件、第二绝缘体侧壁间隔件以及设置在第一绝缘体侧壁间隔件和第二绝缘体侧壁间隔件之间的多层含硅隔离结构。多层含硅隔离结构包括设置在底部硅部分上方的顶部多晶硅部分。底部多晶硅部分由选择性沉积工艺形成，而顶部多晶硅部分由非选择性沉积工艺形成。在一些实施例中，底部硅部分掺杂有硼。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113838876A
公开(公告)日：2021-12-24
申请号：CN202011433066.1
申请日：2020-12-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本揭露涉及一种包括衬底的图像传感器。光电探测器位于衬底中。沟槽位于衬底中且由衬底的侧壁及上表面界定。第一隔离层沿着衬底的界定沟槽的侧壁及上表面延伸。第一隔离层包含第一介电材料。第二隔离层位于第一隔离层之上。第二隔离层加衬于第一隔离层。第二隔离层包含第二介电材料。第三隔离层位于第二隔离层之上。第三隔离层填充沟槽且加衬于第二隔离层。第三隔离层包含第三材料。第一隔离层的第一厚度对第二隔离层的第二厚度的比率是约0.17到0.38。
-
公开(公告)号：CN113380635A
公开(公告)日：2021-09-10
申请号：CN202110060982.3
申请日：2021-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/66 , H01L21/67 , H01L23/544
Abstract: 本发明的各种实施例涉及形成半导体结构的方法。该方法包括在半导体晶圆上形成多个上部对准标记。多个下部对准标记在操作晶圆上形成并且对应于上部对准标记。半导体晶圆接合至操作晶圆，使得上部对准标记的中心与相应的下部对准标记的中心横向偏移。通过检测多个上部对准标记和下部对准标记，测量操作晶圆与半导体晶圆之间的重叠(OVL)偏移。通过光刻工具执行光刻工艺以在半导体晶圆的上方部分地形成集成电路(IC)结构。在光刻工艺期间，光刻工具根据OVL偏移执行补偿对准。根据本申请的其他实施例，还提供了一种处理系统。
-
公开(公告)号：CN113314551A
公开(公告)日：2021-08-27
申请号：CN202110032269.8
申请日：2021-01-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开的各种实施例涉及一种具有光电探测器的图像传感器，光电探测器设置在半导体衬底中。光电探测器包括具有第一掺杂类型的第一掺杂区。深阱区设置在半导体衬底内，其中深阱区从半导体衬底的背侧表面延伸到第一掺杂区的顶表面。第二掺杂区设置在半导体衬底内且毗邻第一掺杂区。第二掺杂区及深阱区包括具有第二掺杂类型的第一掺杂剂，第二掺杂类型与第一掺杂类型相反，其中第一掺杂剂包括镓。
-
公开(公告)号：CN113113433A
公开(公告)日：2021-07-13
申请号：CN202011514528.2
申请日：2020-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开涉及一种具有被背面深沟槽隔离(BDTI)结构包围的光电二极管的图像传感器以及一种相关联的形成方法。在一些实施例中，多个像素区域被放置在图像感测管芯内，并且分别包括光电二极管，该光电二极管被配置为将辐射转换成电信号。光电二极管包括被光电二极管掺杂层包围的第一掺杂类型的光电二极管掺杂柱，该光电二极管掺杂层具有不同于第一掺杂类型的第二掺杂类型。BDTI结构被放置在相邻像素区域之间并且从图像感测管芯的背面延伸到光电二极管掺杂层内的位置。BDTI结构包括第二掺杂类型的掺杂衬垫和介电填充层。掺杂衬垫给介电填充层的侧壁表面加衬。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.035 seconds)
