-
公开(公告)号：CN115497860A
公开(公告)日：2022-12-20
申请号：CN202210080289.7
申请日：2022-01-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/68
Abstract: 本发明的各种实施例提供一种针对一种用于形成半导体结构的方法。该方法包括将第一晶圆和第二晶圆装载到接合平台上，使得第二晶圆覆盖第一晶圆。借助于多个晶圆销执行对齐工艺，以在第一晶圆上对齐第二晶圆，其中在对准工艺期间，多个第一参数与晶圆销相关联。接合第二晶圆至第一晶圆。借助于多个晶圆销在第一晶圆和第二晶圆上进行叠置(OVL)量测工艺，其中在对齐工艺期间，多个第二参数与晶圆销相关联。基于在对齐工艺期间与晶圆销相关联的第一参数与在叠置量测工艺期间与晶圆销相关联的第二参数之间的比较，来确定第一晶圆和第二晶圆之间的叠置偏移量。本发明可以提高半导体组件的效能和可靠度或提高半导体制造工艺良率。
Search Results
1
records
(took 0.025 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
