-
公开(公告)号：CN113053855B
公开(公告)日：2024-12-24
申请号：CN202110197888.2
申请日：2021-02-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L23/64 , H01L27/08 , H01L21/768 , H01L21/822
Abstract: 本发明的各种实施例针对三维(3D)沟槽电容器及其形成方法。在一些实施例中，第一衬底位于第二衬底上面，使得第一衬底的正面面对第二衬底的正面。第一沟槽电容器和第二沟槽电容器分别延伸至第一衬底的正面和第二衬底的正面中。多个导线和多个通孔堆叠在第一沟槽电容器和第二沟槽电容器之间，并且电连接至第一沟槽电容器和第二沟槽电容器。第一贯穿衬底通孔(TSV)从第一衬底的背面延伸穿过第一衬底，并且导线和通孔将第一TSV电连接至第一沟槽电容器和第二沟槽电容器。第一沟槽电容器和第二沟槽电容器及其之间的电连接共同限定3D沟槽电容器。根据本申请的其他实施例，还提供了半导体结构和集成电路。
-
公开(公告)号：CN115497860A
公开(公告)日：2022-12-20
申请号：CN202210080289.7
申请日：2022-01-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/68
Abstract: 本发明的各种实施例提供一种针对一种用于形成半导体结构的方法。该方法包括将第一晶圆和第二晶圆装载到接合平台上，使得第二晶圆覆盖第一晶圆。借助于多个晶圆销执行对齐工艺，以在第一晶圆上对齐第二晶圆，其中在对准工艺期间，多个第一参数与晶圆销相关联。接合第二晶圆至第一晶圆。借助于多个晶圆销在第一晶圆和第二晶圆上进行叠置(OVL)量测工艺，其中在对齐工艺期间，多个第二参数与晶圆销相关联。基于在对齐工艺期间与晶圆销相关联的第一参数与在叠置量测工艺期间与晶圆销相关联的第二参数之间的比较，来确定第一晶圆和第二晶圆之间的叠置偏移量。本发明可以提高半导体组件的效能和可靠度或提高半导体制造工艺良率。
-
公开(公告)号：CN114823508A
公开(公告)日：2022-07-29
申请号：CN202110584600.7
申请日：2021-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种集成芯片,包含布置在衬底上方的第一晶体管和第二晶体管。第一晶体管包含在第一源极/漏极区与第二源极/漏极区之间延伸的多个第一沟道结构。第一栅极电极布置在第一沟道结构之间，且第一保护层布置在第一沟道结构中的最顶部第一沟道结构上方。第二晶体管包含在第二源极/漏极区与第三源极/漏极区之间延伸的多个第二沟道结构。第二栅极电极布置在第二沟道结构之间，且第二保护层布置在第二沟道结构中的最顶部第二沟道结构上方。集成芯片更包含布置在衬底与第一沟道结构和第二沟道结构之间的第一内连线结构以及耦合到第二源极/漏极区且布置在第一栅极电极和第二栅极电极上方的接触插塞结构。
-
公开(公告)号：CN110634728B
公开(公告)日：2022-01-04
申请号：CN201910433405.7
申请日：2019-05-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的各种实施例指向一种以低对准误差及高生产量进行工件级对准的方法。在一些实施例中，所述方法包括：基于来自成像装置的反馈将第一工件上的第一对准标记对准所述成像装置的视场(FOV)，并进一步基于来自所述成像装置的反馈将第二工件上的第二对准标记对准所述第一对准标记。在所述第一对准标记的所述对准期间，所述第二工件处于所述视场外。所述第二对准标记的所述对准是在不将所述第一对准标记移动出所述视场的情况下执行。此外，在所述第二对准标记的所述对准期间，所述成像装置观察所述第二对准标记，且进一步穿过所述第二工件观察所述第一对准标记。所述成像装置可例如利用反射红外辐射执行成像。
-
公开(公告)号：CN109755267A
公开(公告)日：2019-05-14
申请号：CN201811324426.7
申请日：2018-11-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/15 , H01L23/528 , H01L23/522 , H01L21/768 , H01L23/488
Abstract: 本发明实施例揭露一种半导体结构和相关联的制造方法。所述半导体结构包含：第一发光二极管LED层，其包含第一色彩类型的第一LED，所述第一LED层具有第一侧和与所述第一侧相对的第二侧；第二LED层，其在所述第一LED层上方，所述第二LED层包含第二色彩类型的第二LED，且所述第二LED层具有第一侧和与所述第一侧相对的第二侧；和第三LED层，其在所述第二LED层上方，所述第三LED层包含第三色彩类型的第三LED，且所述第三LED层具有第一侧和与所述第一侧相对的第二侧；其中所述第一色彩类型、所述第二色彩类型和所述第三色彩类型彼此不同。
-
Patent Agency Ranking
公开(公告)号：CN113380635A
公开(公告)日：2021-09-10
申请号：CN202110060982.3
申请日：2021-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/66 , H01L21/67 , H01L23/544
Abstract: 本发明的各种实施例涉及形成半导体结构的方法。该方法包括在半导体晶圆上形成多个上部对准标记。多个下部对准标记在操作晶圆上形成并且对应于上部对准标记。半导体晶圆接合至操作晶圆，使得上部对准标记的中心与相应的下部对准标记的中心横向偏移。通过检测多个上部对准标记和下部对准标记，测量操作晶圆与半导体晶圆之间的重叠(OVL)偏移。通过光刻工具执行光刻工艺以在半导体晶圆的上方部分地形成集成电路(IC)结构。在光刻工艺期间，光刻工具根据OVL偏移执行补偿对准。根据本申请的其他实施例，还提供了一种处理系统。
-
公开(公告)号：CN113346035A
公开(公告)日：2021-09-03
申请号：CN202010783248.5
申请日：2020-08-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L51/56 , H01L21/67 , H01L21/68 , H01L21/687
Abstract: 本公开涉及一种处理工具，所述处理工具包括第一晶片安装框架及第二晶片安装框架。第一晶片安装框架被配置成固持目标晶片。第二晶片安装框架被配置成固持掩蔽晶片。掩蔽晶片包括由穿过掩蔽晶片的多个开口构成的掩模图案以对应于将形成在目标晶片上的预定沉积图案。沉积室被配置成当第一晶片安装框架与第二晶片安装框架夹持在一起以固持目标晶片及掩蔽晶片时接纳第一晶片安装框架及第二晶片安装框架。沉积室包括材料沉积源，所述材料沉积源被配置成通过掩模图案中的所述多个开口从材料沉积源沉积材料，以在目标晶片上以预定沉积图案形成材料。
-
公开(公告)号：CN107039312A
公开(公告)日：2017-08-11
申请号：CN201611195916.2
申请日：2016-12-22
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/187 , H01L21/02046 , H01L21/02068 , H01L21/67092 , H01L21/67196 , H01L25/50 , H01L21/67011 , H01L21/0201 , H01L2221/67
Abstract: 本发明实施例提供了用于晶圆接合的装置和方法。该装置包括传输模块和等离子体模块。传输模块配置为传输半导体晶圆。等离子体模块配置为对半导体晶圆的表面实施等离子体操作和还原操作以将半导体晶圆的表面上的金属氧化物转变成金属。本发明实施例涉及用于晶圆接合的装置和方法。
-
公开(公告)号：CN113346035B
公开(公告)日：2025-02-07
申请号：CN202010783248.5
申请日：2020-08-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H10K71/00 , H01L21/67 , H01L21/68 , H01L21/687
Abstract: 本公开涉及一种处理工具，所述处理工具包括第一晶片安装框架及第二晶片安装框架。第一晶片安装框架被配置成固持目标晶片。第二晶片安装框架被配置成固持掩蔽晶片。掩蔽晶片包括由穿过掩蔽晶片的多个开口构成的掩模图案以对应于将形成在目标晶片上的预定沉积图案。沉积室被配置成当第一晶片安装框架与第二晶片安装框架夹持在一起以固持目标晶片及掩蔽晶片时接纳第一晶片安装框架及第二晶片安装框架。沉积室包括材料沉积源，所述材料沉积源被配置成通过掩模图案中的所述多个开口从材料沉积源沉积材料，以在目标晶片上以预定沉积图案形成材料。
-
公开(公告)号：CN113380635B
公开(公告)日：2024-08-13
申请号：CN202110060982.3
申请日：2021-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/66 , H01L21/67 , H01L23/544
Abstract: 本发明的各种实施例涉及形成半导体结构的方法。该方法包括在半导体晶圆上形成多个上部对准标记。多个下部对准标记在操作晶圆上形成并且对应于上部对准标记。半导体晶圆接合至操作晶圆，使得上部对准标记的中心与相应的下部对准标记的中心横向偏移。通过检测多个上部对准标记和下部对准标记，测量操作晶圆与半导体晶圆之间的重叠(OVL)偏移。通过光刻工具执行光刻工艺以在半导体晶圆的上方部分地形成集成电路(IC)结构。在光刻工艺期间，光刻工具根据OVL偏移执行补偿对准。根据本申请的其他实施例，还提供了一种处理系统。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.026 seconds)
