-
公开(公告)号：CN110875387B
公开(公告)日：2024-02-23
申请号：CN201910768191.9
申请日：2019-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/778 , H01L21/335
Abstract: 本申请的各个实施例针对包括晶种缓冲层的III‑V族器件，该晶种缓冲层是掺杂的并且直接位于硅衬底上。在一些实施例中，III‑V族器件包括硅衬底、晶种缓冲层、异质结结构、一对源极/漏极电极和栅电极。晶种缓冲层位于硅衬底上面并且直接接触硅衬底。此外，晶种缓冲层包括掺杂有p型掺杂剂的III族氮化物(例如，AlN)。异质结结构位于晶种缓冲层上面。源极/漏极电极位于异质结结构上面。栅电极位于异质结结构上面、横向位于源极/漏极电极之间。p型掺杂剂防止沿着硅衬底和晶种缓冲层直接接触的界面在硅衬底中形成二维空穴气体(2DHG)。本申请的实施例提供了半导体器件和用于形成半导体器件的方法。
-
公开(公告)号：CN115513136A
公开(公告)日：2022-12-23
申请号：CN202210150371.2
申请日：2022-02-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/78 , H01L21/8234
Abstract: 一种半导体装置的制造方法至少包括以下步骤。提供牺牲衬底。在牺牲衬底上形成外延层。在外延层上形成刻蚀终止层。将碳原子植入到刻蚀终止层中。在刻蚀终止层上形成顶盖层以及元件层。将处置衬底接合到元件层。从处置衬底移除牺牲衬底、外延层以及具有碳原子的刻蚀终止层。
-
公开(公告)号：CN115497868A
公开(公告)日：2022-12-20
申请号：CN202210128234.9
申请日：2022-02-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 一种形成绝缘体上半导体(SOI)衬底的方法包括：在第一衬底上形成第一介电层；在第二衬底上形成缓冲层；在第二衬底之上的缓冲层上形成半导体盖；在缓冲层中形成分裂平面；在形成分裂平面后在半导体盖上形成第二介电层；将第二衬底上的第二介电层接合到第一衬底上的第一介电层；沿缓冲层中的分裂平面执行分裂工艺；从半导体盖移除第一分裂缓冲层；以及从第二衬底移除第二分裂缓冲层。
-
公开(公告)号：CN107026198B
公开(公告)日：2020-10-13
申请号：CN201611127831.0
申请日：2016-12-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/778 , H01L29/78 , H01L21/336 , H01L21/335 , H01L29/06
Abstract: 本发明实施例提供一种半导体结构及其制造方法，其包含衬底、所述衬底上方的具有第一带隙的第一III‑V层、以及所述第一III‑V层上方的具有第二带隙的第二III‑V层。所述第二III‑V层包含与所述第一III‑V层接触的第一表面以及与所述第一表面对置的第二表面。所述第二表面处的所述第二带隙大于所述第一表面处的所述第二带隙。本发明实施例还提供上述半导体结构的制造方法。
-
公开(公告)号：CN110875387A
公开(公告)日：2020-03-10
申请号：CN201910768191.9
申请日：2019-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/778 , H01L21/335
Abstract: 本申请的各个实施例针对包括晶种缓冲层的III-V族器件，该晶种缓冲层是掺杂的并且直接位于硅衬底上。在一些实施例中，III-V族器件包括硅衬底、晶种缓冲层、异质结结构、一对源极/漏极电极和栅电极。晶种缓冲层位于硅衬底上面并且直接接触硅衬底。此外，晶种缓冲层包括掺杂有p型掺杂剂的III族氮化物(例如，AlN)。异质结结构位于晶种缓冲层上面。源极/漏极电极位于异质结结构上面。栅电极位于异质结结构上面、横向位于源极/漏极电极之间。p型掺杂剂防止沿着硅衬底和晶种缓冲层直接接触的界面在硅衬底中形成二维空穴气体(2DHG)。本申请的实施例提供了半导体器件和用于形成半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN110277446A
公开(公告)日：2019-09-24
申请号：CN201910444502.6
申请日：2013-04-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/778 , H01L29/43 , H01L29/205 , H01L29/20 , H01L21/335 , H01L29/201
Abstract: 本发明涉及高电子迁移率晶体管(HEMT)内的双层AlGaN供体层和相关的制造方法，该高电子迁移率晶体管被配置为提供低电阻欧姆源极和漏极接触件以降低功率消耗同时在HEMT的沟道内保持二维电子气(2DEG)的高迁移率。双层AlGaN供体层包括AlzGa(1-z)N迁移率提高层和设置在迁移率提高层的上方的AlxGa(1-x)N电阻降低层，其中，欧姆源极和漏极接触件与HEMT连接。GaN沟道层(其中存在2DEG)设置在迁移率提高层的下方以形成HEMT的沟道。
-
公开(公告)号：CN109755267A
公开(公告)日：2019-05-14
申请号：CN201811324426.7
申请日：2018-11-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/15 , H01L23/528 , H01L23/522 , H01L21/768 , H01L23/488
Abstract: 本发明实施例揭露一种半导体结构和相关联的制造方法。所述半导体结构包含：第一发光二极管LED层，其包含第一色彩类型的第一LED，所述第一LED层具有第一侧和与所述第一侧相对的第二侧；第二LED层，其在所述第一LED层上方，所述第二LED层包含第二色彩类型的第二LED，且所述第二LED层具有第一侧和与所述第一侧相对的第二侧；和第三LED层，其在所述第二LED层上方，所述第三LED层包含第三色彩类型的第三LED，且所述第三LED层具有第一侧和与所述第一侧相对的第二侧；其中所述第一色彩类型、所述第二色彩类型和所述第三色彩类型彼此不同。
-
公开(公告)号：CN113113474A
公开(公告)日：2021-07-13
申请号：CN202110246402.X
申请日：2021-03-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/08 , H01L29/10 , H01L29/78 , H01L21/8234 , H01L27/092
Abstract: 本发明的各个实施例涉及半导体器件，包括在半导体衬底上方的栅电极。外延源极/漏极层设置在半导体衬底上且横向与栅电极相邻。该外延源极/漏极层包括第一掺杂剂。扩散阻挡层位于外延源极/漏极层与半导体衬底之间。该扩散阻挡层包括与所述第一掺杂剂不同的阻挡掺杂剂。本申请的实施例还涉及集成芯片及其制造方法。
-
公开(公告)号：CN111883588A
公开(公告)日：2020-11-03
申请号：CN202010743083.9
申请日：2015-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/778 , H01L23/29 , H01L23/31 , H01L29/10 , H01L29/20 , H01L29/205 , H01L29/78 , H01L21/02 , H01L21/335
Abstract: 本发明的一些实施例涉及包括布置在半导体衬底上方的异质结结构的高电子迁移率晶体管(HEMT)。异质结结构包括用作e-HEMT的沟道区的由第一III-氮化物材料制成的二元III/V半导体层以及用作阻挡层的布置在二元III/V半导体层上方并且由第二III-氮化物材料制成的三元III/V半导体层。源极区和漏极区布置在三元III/V半导体层上方并且彼此横向间隔开。栅极结构布置在异质结结构上方并且布置在源极区和漏极区之间。栅极结构由第三III-氮化物材料制成。第一钝化层设置在栅极结构的侧壁周围并且由第四III-氮化物材料制成。本发明的实施例还涉及用于HEMT器件的侧壁钝化。
-
公开(公告)号：CN110323275A
公开(公告)日：2019-10-11
申请号：CN201811569024.3
申请日：2018-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/778 , H01L29/06 , H01L29/20
Abstract: 根据本发明的一些实施例，一种半导体结构包含：p型掺杂III-V族化合物层；III-V族化合物沟道层，其位于所述p型掺杂III-V族化合物层上方；及阻挡层。所述III-V族化合物沟道层包含上区域及下区域，且所述阻挡层夹于所述III-V族化合物沟道层的所述上区域与所述下区域之间。所述III-V族化合物沟道层包含第一带隙，所述阻挡层包含第二带隙，且所述第二带隙大于所述第一带隙。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.037 seconds)
