-
公开(公告)号：CN115497868A
公开(公告)日：2022-12-20
申请号：CN202210128234.9
申请日：2022-02-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
Abstract: 一种形成绝缘体上半导体(SOI)衬底的方法包括：在第一衬底上形成第一介电层；在第二衬底上形成缓冲层；在第二衬底之上的缓冲层上形成半导体盖；在缓冲层中形成分裂平面；在形成分裂平面后在半导体盖上形成第二介电层；将第二衬底上的第二介电层接合到第一衬底上的第一介电层；沿缓冲层中的分裂平面执行分裂工艺；从半导体盖移除第一分裂缓冲层；以及从第二衬底移除第二分裂缓冲层。
-
公开(公告)号：CN115377133A
公开(公告)日：2022-11-22
申请号：CN202210431888.9
申请日：2022-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明涉及形成集成芯片结构的方法。方法包括蚀刻基底衬底以形成由基底衬底的一个或多个内表面限定的凹槽。沿基底衬底的一个或多个内表面形成掺杂外延层，并且在掺杂外延层的水平和垂直延伸的表面上形成外延材料。在外延材料内形成第一掺杂光电二极管区域，并且在外延材料内形成第二掺杂光电二极管区域。第一掺杂光电二极管区域具有第一掺杂类型，并且第二掺杂光电二极管区域具有第二掺杂类型。本申请的实施例还涉及集成芯片结构。
-
公开(公告)号：CN112582434B
公开(公告)日：2024-06-11
申请号：CN202010868366.6
申请日：2020-08-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明的各个实施例针对一种用于形成图像传感器的方法，其中器件层具有高晶体质量。根据一些实施例，沉积覆盖衬底的硬掩模层。对硬掩模层和衬底执行第一蚀刻以形成腔。执行第二蚀刻以去除来自第一蚀刻的晶体损伤并且使腔中的衬底横向凹进，使得硬掩模层悬于腔上方。形成衬于腔的牺牲层，穿过牺牲层对衬底执行毯式离子注入，并且去除牺牲层。外延生长中间层，中间层衬于腔并且具有位于硬掩模层下面的顶面，并且外延生长器件层，器件层填充中间层上方的腔。在器件层中形成光电探测器。本发明的实施例还涉及图像传感器。
-
公开(公告)号：CN113380843B
公开(公告)日：2023-08-29
申请号：CN202110502178.6
申请日：2021-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 公开了具有图像传感器的半导体器件及其制造方法。该方法包括：在衬底上沉积介电层；在介电层和衬底内形成沟槽；在沟槽内形成外延结构；以及形成具有第一层部分和第二层部分的势垒层。第一层部分形成在沟槽的未被外延结构覆盖的侧壁部分上。该方法还包括：在外延结构上并与势垒层相邻地形成覆盖层；选择性地掺杂外延结构和覆盖层的区域；在掺杂区域上选择性地形成硅化物层；在硅化物层上沉积蚀刻停止层；以及通过蚀刻停止层在硅化物层上形成导电塞。
-
公开(公告)号：CN110767666B
公开(公告)日：2022-04-26
申请号：CN201910106349.6
申请日：2019-02-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 在一些实施例中，提供了一种半导体器件。该半导体器件包括设置在半导体衬底中的外延结构，其中，该外延结构具有IV族化学元素，其中，外延结构从半导体衬底的第一侧延伸到半导体衬底中。光电检测器至少部分地布置在外延结构中。具有与第一IV族化学元素不同的第一覆盖结构化学元素的第一覆盖结构覆盖位于半导体衬底的第一侧上的外延结构。第二覆盖结构布置在第一覆盖结构和外延结构之间，其中，第二覆盖结构包括IV族化学元素和第一覆盖结构化学元素。本发明的实施例还提供了半导体器件的形成方法。
-
Patent Agency Ranking
公开(公告)号：CN114078887A
公开(公告)日：2022-02-22
申请号：CN202110868426.9
申请日：2021-07-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/144
Abstract: 本发明的各个实施例针对具有用于暗电流减小的钝化层的图像传感器。器件层位于衬底上面。此外，帽层位于器件层上面。帽层和器件层以及衬底是半导体材料，并且器件层具有比帽层和衬底小的带隙。例如，帽层和衬底可以是硅，而器件层可以是锗或包括锗。光电探测器位于器件层和帽层中，并且钝化层位于帽层上面。钝化层包括高k介电材料，并且引起沿着帽层的顶面的偶极矩的形成。本发明的实施例还涉及光电子器件及其形成方法。
-
公开(公告)号：CN112490253B
公开(公告)日：2025-04-08
申请号：CN202010946568.8
申请日：2020-09-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D86/00 , H01L21/762
Abstract: 在一些实施例中，本公开涉及一种高电阻率绝缘体上硅(SOI)衬底及其形成方法。高电阻率绝缘体上硅衬底包括配置在半导体衬底之上的第一多晶硅层、第二多晶硅层、第三多晶硅层、绝缘体层以及有源半导体层。第二多晶硅层配置在第一多晶硅层之上，且第三多晶硅层配置在第二多晶硅层之上。位于绝缘体层之上的有源半导体层可配置在第三多晶硅层之上。第二多晶硅层与第一多晶硅层及第三多晶硅层相比具有较高的氧浓度。
-
公开(公告)号：CN113629012A
公开(公告)日：2021-11-09
申请号：CN202110744042.6
申请日：2021-07-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 一种形成半导体器件的方法，包括：在衬底上方形成蚀刻停止层；在蚀刻停止层上方形成第一扩散阻挡层；在第一扩散阻挡层上方形成半导体器件层，半导体器件层包括晶体管；在半导体器件层的前侧的半导体器件层上方形成第一互连结构，第一互连结构电耦合至晶体管；将第一互连结构附接到载体；在附接之后去除衬底、蚀刻停止层和第一扩散阻挡层；在去除之后，在半导体器件层的背侧处形成第二互连结构。
-
公开(公告)号：CN112582434A
公开(公告)日：2021-03-30
申请号：CN202010868366.6
申请日：2020-08-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明的各个实施例针对一种用于形成图像传感器的方法，其中器件层具有高晶体质量。根据一些实施例，沉积覆盖衬底的硬掩模层。对硬掩模层和衬底执行第一蚀刻以形成腔。执行第二蚀刻以去除来自第一蚀刻的晶体损伤并且使腔中的衬底横向凹进，使得硬掩模层悬于腔上方。形成衬于腔的牺牲层，穿过牺牲层对衬底执行毯式离子注入，并且去除牺牲层。外延生长中间层，中间层衬于腔并且具有位于硬掩模层下面的顶面，并且外延生长器件层，器件层填充中间层上方的腔。在器件层中形成光电探测器。本发明的实施例还涉及图像传感器。
-
公开(公告)号：CN111477562A
公开(公告)日：2020-07-31
申请号：CN201910068347.2
申请日：2019-01-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/67
Abstract: 一种用于半导体制造的晶片质量监控方法，包含有：测量晶片表面的多个采样点，以获得多个测量值；根据所述测量值绘制预估晶片地形图，其包含有多个第一像素，所述第一像素分别包含有第一像素值；提供最佳晶片地形图，其包含有多个第二像素，所述第二像素分别包含有第二像素值；比对所述预估晶片地形图与所述最佳晶片地形图；当所述第一像素其中的任一个的所述第一像素值与相对应的所述第二像素的所述第二像素值的差异超过容忍范围时，将所述第一像素定义为超出管制单元；以及当所述超出管制单元的数量高于一值时，确定所述晶片不合规范。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.057 seconds)
