-
公开(公告)号：CN106158899B
公开(公告)日：2019-04-23
申请号：CN201510148819.7
申请日：2015-03-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了电阻式随机存取存储器(RRAM)单元的集成电路或半导体结构。RRAM单元包括底电极和布置在底电极上方的具有可变电阻的数据存储区。此外，RRAM单元还包括布置在数据存储区上方的扩散阻挡层、布置在扩散阻挡层上方的离子库区以及布置在离子库区上方的顶电极。本发明也提供了用于制造RRAM单元的集成电路或半导体结构的方法。本发明还涉及改进电阻式随机存取存储器(RRAM)的保持性能的高k方案。
-
公开(公告)号：CN110783452B
公开(公告)日：2023-06-20
申请号：CN201910119439.9
申请日：2019-02-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供一种相变存储器器件，包含具有安置在相变元件与介电层之间的吸气剂金属层的相变存储器结构。相变存储器结构包含介电层、底部电极、通孔、相变元件以及吸气剂金属层。介电层安置在衬底上方。底部电极上覆于介电层。通孔从介电层的底部表面延伸穿过介电层到介电层的顶部表面。相变元件上覆于底部电极。吸气剂金属层安置在介电层与相变元件之间。
-
公开(公告)号：CN109822448A
公开(公告)日：2019-05-31
申请号：CN201810973334.5
申请日：2018-08-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及估计膜厚的化学机械平坦化装置及方法。本发明实施例涉及一种用于在CMP中估计膜厚的方法，所述方法包含以下操作。将其上形成有膜的衬底安置于抛光垫上方，其中在所述膜与所述抛光垫之间施配浆料。执行CMP操作以减小所述膜的厚度。在所述CMP操作期间通过电化学阻抗频谱EIS器件执行原位EIS测量以实时估计所述膜的所述厚度。当从第一等效电路模型的拟合参数获得的所述膜的所述估计厚度达到目标厚度时，结束所述CMP操作。
-
公开(公告)号：CN109585285A
公开(公告)日：2019-04-05
申请号：CN201810438794.8
申请日：2018-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3105
Abstract: 半导体装置的形成方法包括形成自基板凸起的结构，形成介电层以覆盖结构，形成虚置层以覆盖介电层，以及进行平坦化工艺以完全移除虚置层。平坦化工艺对虚置层的移除速率小于对介电层的移除速率。
-
公开(公告)号：CN104425719A
公开(公告)日：2015-03-18
申请号：CN201410336489.X
申请日：2014-07-15
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/307 , H01L27/14621 , H01L27/14627 , H01L27/14665 , H01L51/107
Abstract: 本发明提供了形成具有有机光电二极管的图像传感器的实施例。在有机光电二极管中形成沟槽以增大PN结的界面面积，这改进了光电二极管的量子效率(QE)。以液体形式施加有机P型材料以填充沟槽。可以使用具有不同的功函值和厚度的P型材料的混合物以满足用于光电二极管的期望功函值。
-
Patent Agency Ranking
公开(公告)号：CN113314502B
公开(公告)日：2024-08-23
申请号：CN202110184671.8
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 提供了界面层，该界面层将亲水层间电介质结合至疏水间隙填充电介质。疏水间隙填充电介质在设置在半导体衬底上方的两个金属互连层之间的器件阵列中的器件之间的间隙上方延伸并且填充间隙，并且是可流动CVD工艺的产物。界面层提供了亲水上表面，层间电介质粘附至该亲水上表面上。可选地，界面层也是可流动CVD工艺的产物。可选地，界面层可以是氮化硅或亲水的另一电介质。界面层的晶圆接触角(WCA)可以介于疏水电介质的WCA和层间电介质的WCA之间。本发明的实施例还涉及集成电路器件及其形成方法。
-
公开(公告)号：CN109585285B
公开(公告)日：2023-09-19
申请号：CN201810438794.8
申请日：2018-05-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3105
Abstract: 半导体装置的形成方法包括形成自基板凸起的结构，形成介电层以覆盖结构，形成虚置层以覆盖介电层，以及进行平坦化工艺以完全移除虚置层。平坦化工艺对虚置层的移除速率小于对介电层的移除速率。
-
公开(公告)号：CN110061138A
公开(公告)日：2019-07-26
申请号：CN201811486762.1
申请日：2014-07-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L51/46 , H01L51/42 , H01L51/44 , H01L27/146 , H01L27/30
Abstract: 本发明提供了一种光敏器件。该光敏器件包括供体受体混合(PIN)结构。PIN结构包括：有机空穴传输层；有机电子传输层；以及夹在空穴传输有机材料层和电子传输有机材料层之间的混合层。混合层包括n型有机材料和p型有机材料的混合物。本发明提供了具有电子阻挡层和空穴传输层的有机光敏器件。
-
公开(公告)号：CN105826466B
公开(公告)日：2019-02-12
申请号：CN201510755878.0
申请日：2015-11-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了具有基于V族氧化物和氧化铪的高κ层的电阻式随机存取存储器(RRAM)单元。RRAM单元包括底部电极层；V族氧化物层，布置在底部电极层上方；和氧化铪基层，布置在V族氧化物层上方并且邻接V族氧化物层。RRAM单元还包括覆盖层，布置在氧化铪基层上方并且邻接氧化铪基层；以及顶部电极层，布置在覆盖层上方。还提供了一种用于制备RRAM单元的方法。本发明实施例涉及改进的电阻式随机存取存储器(RRAM)结构。
-
公开(公告)号：CN107039312A
公开(公告)日：2017-08-11
申请号：CN201611195916.2
申请日：2016-12-22
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/187 , H01L21/02046 , H01L21/02068 , H01L21/67092 , H01L21/67196 , H01L25/50 , H01L21/67011 , H01L21/0201 , H01L2221/67
Abstract: 本发明实施例提供了用于晶圆接合的装置和方法。该装置包括传输模块和等离子体模块。传输模块配置为传输半导体晶圆。等离子体模块配置为对半导体晶圆的表面实施等离子体操作和还原操作以将半导体晶圆的表面上的金属氧化物转变成金属。本发明实施例涉及用于晶圆接合的装置和方法。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.033 seconds)
