-
公开(公告)号：CN111987118B
公开(公告)日：2024-03-12
申请号：CN202010267913.5
申请日：2020-04-08
申请人： 台湾积体电路制造股份有限公司
摘要： 本发明针对一种用于在金属化层之间或内形成具有低轮廓的电阻式随机存取存储器(RRAM)结构的方法。例如，该方法包括：在衬底上形成具有导电结构和第一介电层的第一金属化层，第一介电层邻接导电结构的侧壁表面；蚀刻第一介电层的部分以暴露导电结构的侧壁表面的部分；在第一金属化层、导电结构的侧壁表面的暴露部分和顶面上沉积存储器堆叠件；图案化存储器堆叠件以形成覆盖导电结构的侧壁表面的暴露部分和顶面的存储器结构；沉积第二介电层以密封存储器堆叠件；以及在第二介电层上形成第二金属化层。本发明的实施例还涉及半导体结构和用于形成存储器结构的方法。
-
公开(公告)号：CN110875333B
公开(公告)日：2023-12-26
申请号：CN201910609485.7
申请日：2019-07-08
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H10B51/30
摘要： 在一个实施例中，本发明涉及存储器结构。存储器结构具有设置在衬底内的源极区和漏极区。选择栅极设置在源极区和漏极区之间的衬底上方。铁电随机存取存储器(FeRAM)器件设置在选择栅极和源极区之间的衬底上方。FeRAM器件包括布置在衬底和导电电极之间的铁电材料。本发明的实施例还涉及存储器结构、集成芯片和形成存储器结构的方法。本发明的实施例还涉及嵌入式铁电存储器单元。
-
公开(公告)号：CN107393902B
公开(公告)日：2022-01-07
申请号：CN201710282433.4
申请日：2017-04-26
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/522 , H01L21/60
摘要： 本发明实施例涉及具有接触RRAM(电阻式随机存取存储器)器件的上电极的互连线的集成电路，以及形成方法。在一些实施例中，集成电路包括具有设置于下电极和上电极之间的介电数据存储层的RRAM器件。互连线接触上电极的上表面，并且互连通孔布置在互连线上。互连通孔从互连线的一个或多个最外侧壁回缩。互连线具有相对大的尺寸，其提供互连线和上电极之间的良好电连接，从而增加RRAM器件的工艺窗口。本发明实施例涉及用于RRAM技术的金属接合方法。
-
公开(公告)号：CN112054118A
公开(公告)日：2020-12-08
申请号：CN202010319847.1
申请日：2020-04-22
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L45/00
摘要： 本申请的各个实施例针对一种电阻式随机存取存储器(RRAM)单元，RRAM单元包括阻挡层以在RRAM单元的操作期间约束金属阳离子的移动。在一些实施例中，RRAM单元还包括底部电极、顶部电极、切换层和有源金属层。切换层、阻挡层和有源金属层堆叠在底部电极和顶部电极之间，并且阻挡层位于切换层和有源金属层之间。阻挡层是导电的，并且阻挡层的晶格常数小于有源金属层的晶格常数。本发明的实施例还涉及集成芯片及其形成方法。
-
公开(公告)号：CN107086049B
公开(公告)日：2020-12-01
申请号：CN201710083075.4
申请日：2017-02-16
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G11C13/00
摘要： 本公开实施例提供一种电阻式随机存取存储器阵列的操作方法与集成电路芯片，执行电阻式随机存取存储器(RRAM)单元的读取操作的方法与装置。通过施加非零偏压至未选择的位元线与选择线，借此在不损害对应的存取晶体管的情况下增加读取电流窗口。在一些实施例中，可通过施加第一读取电压至耦接包括被选择的RRAM装置的一RRAM单元列的字线，藉此启动字线。第二读取电压被施加至耦接被选择的RRAM装置的第一电极的位元线。一或多个非零偏压被施加在耦接RRAM单元列中具有未选择的RRAM装置的RRAM单元的位元线与选择线。
-
公开(公告)号：CN110010179A
公开(公告)日：2019-07-12
申请号：CN201811447834.1
申请日：2018-11-29
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G11C13/00
摘要： 本发明的实施例提供了一种存储器架构及其操作方法。存储器架构包括：多个单元阵列，每个单元阵列均包括多个位单元，其中，多个单元阵列中的每个位单元均使用相应的可变电阻介电层以在第一和第二逻辑状态之间转换；以及控制逻辑电路，连接至多个单元阵列，并且被配置为使第一信息位作为第一信息位的原始逻辑状态和第一信息位的逻辑互补逻辑状态写入一对单元阵列的相应位单元中，其中，相应的可变电阻介电层通过使用相同的沉积设备方案形成并且具有不同的直径。
-
公开(公告)号：CN109427841A
公开(公告)日：2019-03-05
申请号：CN201810921875.3
申请日：2018-08-14
申请人： 台湾积体电路制造股份有限公司
摘要： 在一些实施例中，本发明涉及一种存储器电路，其中，存储器电路具有布置在衬底上方的介电结构内的第一电阻式随机存取存储器(RRAM)元件和第二RRAM元件。第一RRAM元件具有通过第一数据存储层分离的第一分离电极和第一结合电极。第二RRAM元件具有通过第二数据存储层分离的第二分离电极和第二结合电极。控制器件设置在衬底内并具有连接至第一结合电极和第二结合电极的第一端子以及连接至字线的第二端子。本发明的实施例还提供了具有多个细丝的RRAM存储器单元、存储器电路的形成方法。
-
公开(公告)号：CN109390465A
公开(公告)日：2019-02-26
申请号：CN201711277154.5
申请日：2017-12-06
申请人： 台湾积体电路制造股份有限公司
摘要： 本申请的各个实施例涉及一种包括在同质底电极通孔(BEVA)顶面上的存储单元的集成电路。在一些实施例中，集成电路包括导线、通孔介电层、通孔和存储单元。通孔介电层覆盖在导线上。通孔延伸穿过通孔介电层至导线，并具有第一侧壁、第二侧壁和顶面。通孔的第一侧壁和第二侧壁分别在通孔的相对侧上且直接接触通孔介电层的侧壁。通孔的顶面是同质的并且基本上是平坦的。此外，通孔的顶面从通孔的第一侧壁横向延伸到通孔的第二侧壁。存储单元直接位于通孔的顶面上。本发明实施例还涉及形成集成电路的方法。
-
公开(公告)号：CN107644935A
公开(公告)日：2018-01-30
申请号：CN201710558990.4
申请日：2017-07-11
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L45/00
CPC分类号： G11C13/0069 , G11C11/005 , G11C13/0007 , G11C13/0023 , G11C13/0028 , G11C13/0033 , G11C13/0035 , G11C13/0097 , G11C2013/0073 , G11C2013/0092 , G11C2213/79 , H01L27/2436 , H01L27/2463 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1616
摘要： 本发明实施例是有关电阻式随机存取存储器装置。本揭露涉及一种存储器架构，其包含：第一存储器宏，其包含第一多个存储器单元；第二存储器宏，其包含第二多个存储器单元；及控制逻辑，其耦合到所述第一存储器宏及所述第二存储器宏。所述控制逻辑经配置以通过分别使用第一信号电平及第二信号电平而将逻辑状态写入到所述第一多个存储器单元及所述第二多个存储器单元中的各者，由此引起所述第一存储器宏及所述第二存储器宏分别用于第一应用及第二应用中，所述第一信号电平与所述第二信号电平不同且所述第一应用与所述第二应用不同。所述第一存储器宏及所述第二存储器宏形成于单一芯片上，且其中所述第一多个所述存储器单元及所述第二多个所述存储器单元包含使用单一工艺配方形成的可变电阻介电层。
-
公开(公告)号：CN104167422B
公开(公告)日：2017-12-19
申请号：CN201410206061.3
申请日：2014-05-15
申请人： 台湾积体电路制造股份有限公司
CPC分类号： H01L45/146 , H01L45/08 , H01L45/1253 , H01L45/1616 , H01L45/1675
摘要： 本发明提供了一种半导体结构，该半导体结构包括存储区。在存储区上设置存储器结构。存储器结构包括第一电极、可变电阻层、保护间隔件以及第二电极。第一电极具有位于存储区上的顶面和第一外侧壁表面。可变电阻层具有第一部分和第二部分。第一部分设置在第一电极的顶面的上方而第二部分从第一部分处向上延伸。保护间隔件设置在第一电极的顶面的部分的上方并且至少包围可变电阻层的第二部分。保护间隔件可被配置为保护可变电阻层内的至少一条导电路径。保护间隔件具有与第一电极的第一外侧壁表面基本对齐的第二外侧壁表面。第二电极设置在可变电阻层的上方。本发明还提供了一种形成可变电阻存储器结构的方法。
-
-
-
-
-
-
-
-
-
搜索结果
121 条记录 (耗时 0.04 秒)
