-
公开(公告)号：CN109427841B
公开(公告)日：2023-08-04
申请号：CN201810921875.3
申请日：2018-08-14
申请人： 台湾积体电路制造股份有限公司
摘要： 在一些实施例中，本发明涉及一种存储器电路，其中，存储器电路具有布置在衬底上方的介电结构内的第一电阻式随机存取存储器(RRAM)元件和第二RRAM元件。第一RRAM元件具有通过第一数据存储层分离的第一分离电极和第一结合电极。第二RRAM元件具有通过第二数据存储层分离的第二分离电极和第二结合电极。控制器件设置在衬底内并具有连接至第一结合电极和第二结合电极的第一端子以及连接至字线的第二端子。本发明的实施例还提供了具有多个细丝的RRAM存储器单元、存储器电路的形成方法。
-
公开(公告)号：CN110503996B
公开(公告)日：2021-08-03
申请号：CN201910119146.0
申请日：2019-02-18
申请人： 台湾积体电路制造股份有限公司
摘要： 本发明的实施例提供了存储器件及其形成方法。本发明的各个实施例针对用于减小线路负载的存储器布局。在一些实施例中，存储器件包括：位单元阵列、第一导线、第二导线和多个导电桥。第一和第二导线可以例如是源极线或一些其它的导线。位单元阵列包括多个行和多个列，并且多个列包括第一列和第二列。第一导线沿着第一列延伸并且电连接至第一列中的位单元。第二导线沿着第二列延伸并且电连接至第二列中的位单元。导电桥从第一导线延伸至第二导线并且将第一导线和第二导线电连接在一起。
-
公开(公告)号：CN107039346B
公开(公告)日：2020-01-10
申请号：CN201610912647.0
申请日：2016-10-20
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/822 , H01L27/24
摘要： 本发明的实施例涉及一种包括由PMOS晶体管驱动的RRAM单元的集成芯片和相关的形成方法。在一些实施例中，集成芯片具有布置在半导体衬底内的PMOS晶体管。电阻式RRAM单元，布置在覆盖半导体衬底的层间介电(ILD)层内。RRAM单元具有第一导电电极，第一导电电极通过具有可变电阻的介电数据存储层与第二导电电极分隔开。第一导电电极通过一个或多个金属互连层连接到PMOS晶体管的漏极端。使用PMOS晶体管驱动RRAM单元，允许减少体效应的影响，因此，允许在低功耗和短时间下执行复位操作。
-
公开(公告)号：CN104051615B
公开(公告)日：2017-03-01
申请号：CN201310234123.7
申请日：2013-06-13
申请人： 台湾积体电路制造股份有限公司
CPC分类号： H01L45/1608 , H01L27/2436 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/1253 , H01L45/1273 , H01L45/146 , H01L45/16 , H01L45/1675
摘要： 本发明提供了电阻式随机存取存储器(RRAM)单元及其制造方法。RRAM单元包括晶体管和RRAM结构。该RRAM结构包括具有通孔部分和非平面部分的底部电极；共形地覆盖底部电极的非平面部分的电阻材料层；以及位于电阻材料层上的顶部电极。底部电极的通孔部分嵌入第一RRAM停止层中。底部电极的非平面部分具有顶点并且在通孔部分上方居中。本发明还提供了低形成电压的电阻式随机存取存储器(RRAM)。
-
公开(公告)号：CN109411503A
公开(公告)日：2019-03-01
申请号：CN201810325697.8
申请日：2018-04-12
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/24 , H01L27/22 , H01L23/522 , H01L21/768
摘要： 本申请的各个实施例涉及形成用于存储器的平坦的通孔顶面的方法以及由该方法产生的集成电路(IC)。在一些实施例中，在所述介电层中实施蚀刻以形成开口。形成覆盖介电层并且内衬于开口的衬垫层。形成覆盖介电层并且填充位于衬垫层上方的开口的剩余部分的下部主体层。将下部主体层的顶面和衬垫层的顶面凹进到介电层的顶面下面以部分地清除开口。形成覆盖介电层并且部分地填充开口的同质的上部主体层。对同质的上部主体层实施平坦化直到到达介电层。本发明实施例涉及一种集成电路及其形成方法。
-
公开(公告)号：CN108987429A
公开(公告)日：2018-12-11
申请号：CN201711063342.8
申请日：2017-11-02
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/24
摘要： 一种半导体装置，包含金属间介电层、记忆单元、储存单元、晶体管和介电层。记忆单元包含位于金属间介电层顶表面的金属-绝缘体-金属(metal-insulator-metal，MIM)结构。晶体管位于金属间介电层的下方。介电层在晶体管上延伸并沿着金属介电层的顶表面延伸。介电层自金属-绝缘体-金属结构分离。
-
公开(公告)号：CN104051617B
公开(公告)日：2017-05-10
申请号：CN201310337331.X
申请日：2013-08-05
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L45/00
摘要： 一种半导体结构包括存储区域。在存储区域上设置存储结构。存储结构包括第一电极、阻变层、保护材料和第二电极。第一电极具有位于所述存储区域上的顶面。阻变层具有至少第一部分和第二部分。第一部分设置在第一电极的顶面上方，第二部分从第一部分向上延伸。保护材料环绕阻变层的第二部分。保护材料被配置成保护阻变层中的至少一条导电路径。第二电极被设置在阻变层上方。本发明还提供了阻变式存储结构及其形成方法。
-
公开(公告)号：CN103811515B
公开(公告)日：2016-09-21
申请号：CN201310317125.2
申请日：2013-07-25
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/24 , H01L45/00 , H01L21/768
CPC分类号： H01L45/1253 , H01L45/04 , H01L45/122 , H01L45/1233 , H01L45/146 , H01L45/1608 , H01L45/1666 , H01L45/1675
摘要： 一种存储单元和方法包括：穿过第一介电层中的第一开口共形地形成的第一电极、共形地形成在第一电极上的电阻层、共形地形成在电阻层上的间隔层、共形地形成在电阻层上的第二电极、以及共形地形成在第二电极上的第二介电层，第二介电层包括第二开口。第一介电层形成在包括第一金属层的衬底上。第一电极和电阻层共同地包括超出第一开口延伸第一距离的第一唇状区。第二电极和第二介电层共同地包括超出第一开口延伸第二距离的第二唇状区。间隔层从第二距离延伸到第一距离。第二电极使用延伸穿过第二开口的通孔连接至第二金属层。本发明还提供了逻辑兼容的RRAM结构和工艺。
-
公开(公告)号：CN103811514B
公开(公告)日：2016-08-17
申请号：CN201310028373.5
申请日：2013-01-24
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/24 , H01L45/00 , H01L21/768
CPC分类号： H01L45/1253 , H01L45/04 , H01L45/122 , H01L45/146 , H01L45/16 , H01L45/1675
摘要： 本发明公开了逻辑兼容RRAM结构和工艺。一种存储器单元和方法包括：通过第一介电层中的第一开口共形形成的第一电极；在第一电极上共形形成的电阻层；在电阻层上共形形成的第二电极；和在第二电极上共形形成的第二介电层，第二介电层包含第二开口。第一介电层形成在包含第一金属层的衬底上。第一电极和电阻层共同包括延伸超出第一开口限定的区域第一距离的第一唇形区域。第二电极和第二介电层共同包括延伸超出第一开口限定的区域第二距离的第二唇形区域。使用延伸穿过第二开口的通孔将第二电极连接至第二金属层。
-
公开(公告)号：CN103715352B
公开(公告)日：2016-06-08
申请号：CN201310150851.X
申请日：2013-04-26
申请人： 台湾积体电路制造股份有限公司
CPC分类号： H01L45/08 , H01L27/2436 , H01L45/1233 , H01L45/146 , H01L45/1675
摘要： 本发明涉及一种包括电阻可变存储结构的半导体结构。该半导体结构还包括导电结构。电阻可变存储器结构位于导电结构上方。电阻可变存储器结构包括位于导电结构上方的第一电极。电阻可变层设置在第一电极上方。覆盖层设置在电阻可变层上方。覆盖层包括第一金属材料。第二电极设置在覆盖层上方。第二电极包括不同于第一金属材料的第二金属材料。本发明还提供了一种电阻可变存储器结构及其形成方法。
-
-
-
-
-
-
-
-
-
搜索结果
40 条记录 (耗时 0.038 秒)
