存储器器件及其形成方法

    公开(公告)号:CN110970438B

    公开(公告)日:2022-07-29

    申请号:CN201910917271.6

    申请日:2019-09-26

    Abstract: 一些实施例涉及铁电随机存取存储器(FeRAM)器件。该FeRAM器件包括:底部电极结构和位于底部电极结构上面的顶部电极。顶部电极具有在顶部电极的最外侧壁之间测量的第一宽度。铁电结构将底部电极结构与顶部电极分隔开。铁电结构具有在铁电结构的最外侧壁之间测量的第二宽度。第二宽度大于第一宽度,使得铁电结构包括反映第一宽度和第二宽度之间的差的凸缘。介电侧壁间隔件结构设置在凸缘上,并且覆盖顶部电极的最外侧壁。本发明的实施例还涉及存储器器件及其形成方法。

    集成晶片及形成集成晶片的方法

    公开(公告)号:CN111863820A

    公开(公告)日:2020-10-30

    申请号:CN202010332129.8

    申请日:2020-04-24

    Abstract: 在一些实施例中,本揭示实施例是关于一种集成晶片及形成集成晶片的方法,此集成晶片包括布置在基板上方的一或多个堆叠的层间介电层内的一或多个下部互连层。底部电极设置在一或多个互连层上方,并且顶部电极设置在底部电极上方。铁电层设置在底部电极的第一表面与顶部电极的第二表面之间并且接触此第一表面及此第二表面。铁电层包括沿着垂直于第二方向的第一方向延伸越过顶部电极及底部电极的外表面的突起,此第二方向与第一表面正交。突起被限定在沿着第一及第二表面延伸的线之间。

    半导体器件及其制造方法

    公开(公告)号:CN108183107A

    公开(公告)日:2018-06-19

    申请号:CN201711218990.6

    申请日:2017-11-28

    Abstract: 本发明的实施例提供了一种半导体器件,包括存储器电路和逻辑电路。存储器电路包括字线、位线、公共线和具有连接至字线的栅极、连接至位线的漏极和连接至公共线的源极的存储器晶体管。逻辑电路包括具有栅极、漏极和源极的场效应晶体管(FET)。存储器晶体管具有形成在栅极介电层上的栅电极层,并且栅极介电层包括第一绝缘层和第一铁电(FE)材料层。FET具有形成在栅极介电层上的栅电极层,以及栅极介电层包括第二绝缘层和第二FE材料层。本发明的实施例还提供了形成该半导体器件的方法。

    集成芯片和形成集成芯片的方法
    5.
    发明公开

    公开(公告)号:CN115841986A

    公开(公告)日:2023-03-24

    申请号:CN202210553370.2

    申请日:2022-05-20

    Abstract: 本发明的实施例提供了一种集成芯片,包括衬底;下部介电结构,位于衬底上方;互连件,位于下部介电结构内;蚀刻停止层,位于下部介电结构上方;层间介电层,位于蚀刻停止层上方;一个或多个开口,延伸穿过层间介电层和蚀刻停止层;存储器单元,包括设置在一个或多个开口上方和一个或多个开口内下部电极、数据存储层和上部电极;其中,下部电极、数据存储层和上部电极中的每个延伸到一个或多个开口中并且位于横向于一个或多个开口的层间介电层上方。本发明的实施例还提供了形成集成芯片的方法。

    可变电阻存储器结构及其形成方法

    公开(公告)号:CN104167422B

    公开(公告)日:2017-12-19

    申请号:CN201410206061.3

    申请日:2014-05-15

    Abstract: 本发明提供了一种半导体结构,该半导体结构包括存储区。在存储区上设置存储器结构。存储器结构包括第一电极、可变电阻层、保护间隔件以及第二电极。第一电极具有位于存储区上的顶面和第一外侧壁表面。可变电阻层具有第一部分和第二部分。第一部分设置在第一电极的顶面的上方而第二部分从第一部分处向上延伸。保护间隔件设置在第一电极的顶面的部分的上方并且至少包围可变电阻层的第二部分。保护间隔件可被配置为保护可变电阻层内的至少一条导电路径。保护间隔件具有与第一电极的第一外侧壁表面基本对齐的第二外侧壁表面。第二电极设置在可变电阻层的上方。本发明还提供了一种形成可变电阻存储器结构的方法。

Patent Agency Ranking