-
公开(公告)号：CN112310085A
公开(公告)日：2021-02-02
申请号：CN202010488850.6
申请日：2020-06-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11507
Abstract: 在实施例中，一种结构包括位于器件的第一区中的一个或多个第一晶体管，所述一个或多个第一晶体管支持器件的存储器存取功能。所述结构包括一个或多个铁电随机存取存储器电容器，所述一个或多个铁电随机存取存储器电容器在第一区中位于在所述一个或多个第一晶体管之上的第一金属间介电层中。所述结构还包括一个或多个金属‑铁电绝缘体‑金属解耦电容器，所述一个或多个金属‑铁电绝缘体‑金属解耦电容器在第一金属间介电层中位于器件的第二区中。金属‑铁电绝缘体‑金属电容器可包括两个或更多个串联耦合的电容器以用作分压器。
-
公开(公告)号：CN112054118A
公开(公告)日：2020-12-08
申请号：CN202010319847.1
申请日：2020-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
Abstract: 本申请的各个实施例针对一种电阻式随机存取存储器(RRAM)单元，RRAM单元包括阻挡层以在RRAM单元的操作期间约束金属阳离子的移动。在一些实施例中，RRAM单元还包括底部电极、顶部电极、切换层和有源金属层。切换层、阻挡层和有源金属层堆叠在底部电极和顶部电极之间，并且阻挡层位于切换层和有源金属层之间。阻挡层是导电的，并且阻挡层的晶格常数小于有源金属层的晶格常数。本发明的实施例还涉及集成芯片及其形成方法。
-
公开(公告)号：CN111863820A
公开(公告)日：2020-10-30
申请号：CN202010332129.8
申请日：2020-04-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11507
Abstract: 在一些实施例中，本揭示实施例是关于一种集成晶片及形成集成晶片的方法，此集成晶片包括布置在基板上方的一或多个堆叠的层间介电层内的一或多个下部互连层。底部电极设置在一或多个互连层上方，并且顶部电极设置在底部电极上方。铁电层设置在底部电极的第一表面与顶部电极的第二表面之间并且接触此第一表面及此第二表面。铁电层包括沿着垂直于第二方向的第一方向延伸越过顶部电极及底部电极的外表面的突起，此第二方向与第一表面正交。突起被限定在沿着第一及第二表面延伸的线之间。
-
公开(公告)号：CN112310084B
公开(公告)日：2024-09-06
申请号：CN202010757982.4
申请日：2020-07-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中，涉及集成芯片及其形成方法。该集成芯片包括设置在衬底上方的下部介电结构内的多个下部互连层。下部绝缘结构位于下部介电结构上方，并且具有延伸穿过下部绝缘结构的侧壁。底部电极沿着下部绝缘结构的侧壁和上表面布置。下部绝缘结构的上表面延伸超过底部电极的最外侧壁。数据存储结构设置在底部电极上，并且配置为存储数据状态。顶部电极设置在数据存储结构上。底部电极的内部侧壁耦合至水平延伸表面以在底部电极的上表面内限定凹槽。水平延伸表面位于下部绝缘结构的上表面下方。
-
公开(公告)号：CN111129069B
公开(公告)日：2022-07-22
申请号：CN201911042878.0
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/24
Abstract: 一种集成电路器件具有RRAM单元，RRAM单元包括顶部电极、RRAM电介质层、和具有与RRAM电介质层相接的表面的底部电极。底部电极的氧化物基本上被从底部电极表面去掉。与底部电极的主体区域相比，底部电极在与表面相邻的分区中具有更高的密度。表面具有2nm或更小的粗糙度Ra。用于形成表面的工艺包括化学机械抛光随后是氢氟酸蚀刻随后是氩离子轰击。通过此工艺形成的RRAM单元阵列在窄分布以及低电阻状态与高电阻状态之间的高分离方面是优越的。本发明实施例涉及集成电路器件以及形成集成电路器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN112310084A
公开(公告)日：2021-02-02
申请号：CN202010757982.4
申请日：2020-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11504 , H01L27/11507
Abstract: 在一些实施例中，涉及集成芯片及其形成方法。该集成芯片包括设置在衬底上方的下部介电结构内的多个下部互连层。下部绝缘结构位于下部介电结构上方，并且具有延伸穿过下部绝缘结构的侧壁。底部电极沿着下部绝缘结构的侧壁和上表面布置。下部绝缘结构的上表面延伸超过底部电极的最外侧壁。数据存储结构设置在底部电极上，并且配置为存储数据状态。顶部电极设置在数据存储结构上。底部电极的内部侧壁耦合至水平延伸表面以在底部电极的上表面内限定凹槽。水平延伸表面位于下部绝缘结构的上表面下方。
-
公开(公告)号：CN111129069A
公开(公告)日：2020-05-08
申请号：CN201911042878.0
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/24
Abstract: 一种集成电路器件具有RRAM单元，RRAM单元包括顶部电极、RRAM电介质层、和具有与RRAM电介质层相接的表面的底部电极。底部电极的氧化物基本上被从底部电极表面去掉。与底部电极的主体区域相比，底部电极在与表面相邻的分区中具有更高的密度。表面具有2nm或更小的粗糙度Ra。用于形成表面的工艺包括化学机械抛光随后是氢氟酸蚀刻随后是氩离子轰击。通过此工艺形成的RRAM单元阵列在窄分布以及低电阻状态与高电阻状态之间的高分离方面是优越的。本发明实施例涉及集成电路器件以及形成集成电路器件的方法。
-
公开(公告)号：CN116249356A
公开(公告)日：2023-06-09
申请号：CN202310090803.X
申请日：2023-02-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露是关于集成晶片及其制造方法，集成晶片包含在基材上的第一铁电层。第一电极层是在基材上且在第一铁电层的第一侧上。第二电极层是在基材上且在第一铁电层相对于第一侧的第二侧上。第一阻障层是在第一铁电层及第一电极层之间。第一阻障层的带隙能量大于第一铁电层的带隙能量。
-
公开(公告)号：CN115696931A
公开(公告)日：2023-02-03
申请号：CN202210131759.8
申请日：2022-02-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中，本发明涉及集成芯片。集成芯片包括设置在围绕互连件的下介电结构上方的下绝缘结构。下绝缘结构具有延伸穿过下绝缘结构的侧壁。底部电极沿下绝缘结构的侧壁和上表面布置，数据存储结构设置在底部电极的第一内侧壁和上表面上，并且顶部电极设置在数据存储结构的第二内侧壁和上表面上。互连通孔位于顶部电极的上表面上。底部电极的底面横向位于互连通孔的底面的外侧。本申请的实施例还涉及形成集成芯片的方法。
-
公开(公告)号：CN115528170A
公开(公告)日：2022-12-27
申请号：CN202210051032.9
申请日：2022-01-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L49/02 , H01L27/11502
Abstract: 提供了一种半导体装置及其制造方法。该方法包括在基板上沉积铁电层；进行第一游离物理沉积制程以在铁电层上沉积上电极层；图案化上电极层为上电极；以及图案化铁电层为铁电元件，位于上电极下方。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.027 seconds)
