集成芯片及其形成方法
    1.
    发明公开

    公开(公告)号:CN112054118A

    公开(公告)日:2020-12-08

    申请号:CN202010319847.1

    申请日:2020-04-22

    Abstract: 本申请的各个实施例针对一种电阻式随机存取存储器(RRAM)单元,RRAM单元包括阻挡层以在RRAM单元的操作期间约束金属阳离子的移动。在一些实施例中,RRAM单元还包括底部电极、顶部电极、切换层和有源金属层。切换层、阻挡层和有源金属层堆叠在底部电极和顶部电极之间,并且阻挡层位于切换层和有源金属层之间。阻挡层是导电的,并且阻挡层的晶格常数小于有源金属层的晶格常数。本发明的实施例还涉及集成芯片及其形成方法。

    集成芯片及其形成方法
    2.
    发明授权

    公开(公告)号:CN112054118B

    公开(公告)日:2024-07-09

    申请号:CN202010319847.1

    申请日:2020-04-22

    Abstract: 本申请的各个实施例针对一种电阻式随机存取存储器(RRAM)单元,RRAM单元包括阻挡层以在RRAM单元的操作期间约束金属阳离子的移动。在一些实施例中,RRAM单元还包括底部电极、顶部电极、切换层和有源金属层。切换层、阻挡层和有源金属层堆叠在底部电极和顶部电极之间,并且阻挡层位于切换层和有源金属层之间。阻挡层是导电的,并且阻挡层的晶格常数小于有源金属层的晶格常数。本发明的实施例还涉及集成芯片及其形成方法。

    集成电路芯片及其形成方法
    3.
    发明公开

    公开(公告)号:CN117098400A

    公开(公告)日:2023-11-21

    申请号:CN202310813434.2

    申请日:2023-07-04

    Abstract: 本公开的各种实施例针对包括阻挡层的存储器单元,该阻挡层被配置为阻挡金属从存储器单元的电极向存储器单元的铁电层的扩散。更具体地,阻挡层和铁电层位于存储器单元的顶部电极和存储器单元的底部电极之间,两者都包括金属。此外,阻挡层位于铁电层和电极之间,该电极对应于顶部电极和底部电极中的一个。在一些实施例中,顶部电极和底部电极中的一个的金属在顶部电极和底部电极的金属中具有最低电负性,因此是最具反应性的,并且可能在顶部电极的金属和底部电极的金属之间扩散。本申请的实施例还涉及集成电路芯片及其形成方法。

Patent Agency Ranking