-
公开(公告)号：CN112687312B
公开(公告)日：2024-01-09
申请号：CN202010498676.3
申请日：2020-06-04
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种具有电荷泵系统的系统，包括：电荷泵系统，具有多个使能信号输入端子和输出端子，所述电荷泵系统配置为在所述输出端子处提供输出电压；检测电路，连接到所述电荷泵系统的所述使能端子和所述输出端子，所述检测电路配置为将所述电荷泵系统的输出电压与多个预定输入检测电压电平进行比较，并且响应于所述比较向所述电荷泵系统的使能信号输入端子输出多个使能信号。本申请的实施例还涉及存储器系统、电荷泵系统及其操作方法。
-
公开(公告)号：CN110729012B
公开(公告)日：2021-10-15
申请号：CN201910637077.2
申请日：2019-07-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C13/00
Abstract: 存储器件包括电阻式存储单元阵列，其中，多条字线连接至电阻式存储单元阵列。电压补偿控制器被配置为确定要施加到多条字线的所选字线的字线电压。字线驱动器被配置为将确定的字线电压施加到所选字线。本申请的实施例还涉及电阻式存储单元阵列的电压补偿控制器和方法。
-
公开(公告)号：CN110277122B
公开(公告)日：2021-06-08
申请号：CN201910199143.2
申请日：2019-03-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C13/00
Abstract: 本发明的实施例提供了存储器件及其感测放大器和读取方法。存储器件包括存储单元和感测放大器。感测放大器具有被配置为输出参考电压的参考电路和连接至存储单元的感测电路。比较器包括第一输入端和第二输入端，其中，第一输入端连接至参考电路以接收参考电压，并且第二输入端连接至存储单元。预充电器被配置为选择性地将感测电路预充电至预定的预充电电压。
-
公开(公告)号：CN110729012A
公开(公告)日：2020-01-24
申请号：CN201910637077.2
申请日：2019-07-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C13/00
Abstract: 存储器件包括电阻式存储单元阵列，其中，多条字线连接至电阻式存储单元阵列。电压补偿控制器被配置为确定要施加到多条字线的所选字线的字线电压。字线驱动器被配置为将确定的字线电压施加到所选字线。本申请的实施例还涉及电阻式存储单元阵列的电压补偿控制器和方法。
-
公开(公告)号：CN110556142A
公开(公告)日：2019-12-10
申请号：CN201910477959.7
申请日：2019-06-03
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C13/00
Abstract: 电路包括偏置电压生成器和限流器。偏置电压生成器，配置为接收第一参考电压，并且响应于第一电流和所述第一参考电压输出偏置电压。限流器配置为接收输入端的第二电流、第二参考电压和所述偏置电压，并且响应于所述第二参考电压和所述输入端的电压电平，将所述第二电流限制为电流限制等级，所述输入端的电压电平基于所述偏置电压。本发明的实施例提供了RRAM电路及在RRAM器件中形成细丝的方法。
-
Patent Agency Ranking
公开(公告)号：CN104425408B
公开(公告)日：2019-10-25
申请号：CN201310593734.0
申请日：2013-11-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/38
Abstract: 本发明提供了使用至少一个热电冷却器冷却三维集成电路（3D IC）的系统和方法，其中，热电冷却器通过多个导电柱连接到3D IC。在一些实施例中，控制器控制向热电冷却器的电力供应，且温度监测器向控制器提供温度输入。在一些实施例中，控制器通过向热电冷却器循环提供电力来将3D IC的温度维持在预定范围内。本发明还公开了用于3D IC的冷却系统。
-
公开(公告)号：CN110010179A
公开(公告)日：2019-07-12
申请号：CN201811447834.1
申请日：2018-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C13/00
Abstract: 本发明的实施例提供了一种存储器架构及其操作方法。存储器架构包括：多个单元阵列，每个单元阵列均包括多个位单元，其中，多个单元阵列中的每个位单元均使用相应的可变电阻介电层以在第一和第二逻辑状态之间转换；以及控制逻辑电路，连接至多个单元阵列，并且被配置为使第一信息位作为第一信息位的原始逻辑状态和第一信息位的逻辑互补逻辑状态写入一对单元阵列的相应位单元中，其中，相应的可变电阻介电层通过使用相同的沉积设备方案形成并且具有不同的直径。
-
公开(公告)号：CN109325372A
公开(公告)日：2019-02-12
申请号：CN201810343221.7
申请日：2018-04-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种包括阻变随机存取存储器式单调计数器的电路包括：存储阵列，具有多个存储单元；控制逻辑电路，耦合到所述存储阵列，且被配置成使用第一电压信号使所述多个存储单元中的第一存储单元从第一电阻状态转变到第二电阻状态，且使用第二电压信号使所述第一存储单元从所述第二电阻状态转变到第三电阻状态；以及计数器电路，耦合到所述控制逻辑电路，且被配置成响应于所述第一存储单元从所述第一电阻状态转变到所述第二电阻状态来将计数增大一，且响应于所述第一存储单元从所述第二电阻状态转变到所述第三电阻状态来再次将所述计数增大一。
-
公开(公告)号：CN107644935A
公开(公告)日：2018-01-30
申请号：CN201710558990.4
申请日：2017-07-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
CPC classification number: G11C13/0069 , G11C11/005 , G11C13/0007 , G11C13/0023 , G11C13/0028 , G11C13/0033 , G11C13/0035 , G11C13/0097 , G11C2013/0073 , G11C2013/0092 , G11C2213/79 , H01L27/2436 , H01L27/2463 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1616
Abstract: 本发明实施例是有关电阻式随机存取存储器装置。本揭露涉及一种存储器架构，其包含：第一存储器宏，其包含第一多个存储器单元；第二存储器宏，其包含第二多个存储器单元；及控制逻辑，其耦合到所述第一存储器宏及所述第二存储器宏。所述控制逻辑经配置以通过分别使用第一信号电平及第二信号电平而将逻辑状态写入到所述第一多个存储器单元及所述第二多个存储器单元中的各者，由此引起所述第一存储器宏及所述第二存储器宏分别用于第一应用及第二应用中，所述第一信号电平与所述第二信号电平不同且所述第一应用与所述第二应用不同。所述第一存储器宏及所述第二存储器宏形成于单一芯片上，且其中所述第一多个所述存储器单元及所述第二多个所述存储器单元包含使用单一工艺配方形成的可变电阻介电层。
-
公开(公告)号：CN102457253B
公开(公告)日：2015-01-07
申请号：CN201110314833.1
申请日：2011-10-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/3565
CPC classification number: H03K3/356121
Abstract: 本发明公开了一种触发器电路，其包括：在接收的时钟信号为低时输出高的充电信号的预充电电路；产生延迟时钟输入控制信号的延迟时钟输入电路，其中延迟时钟输入控制信号在时钟信号为高时具有与输入信号相同的值；一旦接收到充电信号和延迟时钟输入控制信号即产生电荷保持信号的电荷保持电路，其中该电荷保持信号在时钟信号为低时等于充电信号并且在时钟信号为高时等于延迟时钟输入控制信号；接收充电保持信号和时钟信号并产生反相电荷保持信号的分离器电路；被配置为接收反相电荷保持信号、当前状态信号和反相当前状态信号并产生当前状态信号和反相当前状态信号的存储电路。
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.033 seconds)
