公开(公告)号：CN108281419A

公开(公告)日：2018-07-13

申请号：CN201711461305.2

申请日：2017-12-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭大鹏 ,  刘祈麟 ,  谢尚志 ,  高章瑞 ,  田丽钧 ,  鲁立忠

IPC: H01L27/02

CPC classification number: H03K3/02332 ,  G06F17/5068 ,  H01L27/0233 ,  H03K3/01 ,  H03K3/356121 ,  H03K3/35625 ,  H03K19/094 ,  H03K23/58

Abstract: 本发明的实施例提供了触发器电路的半导体标准单元和包括该单元的集成电路。触发器电路的半导体标准单元包括：沿着第一方向彼此基本平行地延伸的半导体鳍、设置在第一层级上并且沿着第一方向彼此基本平行地延伸的导电布线以及基本平行于基本垂直于第一方向的第二方向延伸并且形成在与第一层级不同的第二层级上的栅电极层。触发器电路包括由半导体鳍和栅电极层制成的晶体管，触发器接收数据输入信号，存储数据输入信号，并且响应于时钟信号输出指示存储的数据的数据输出信号，时钟信号是由半导体标准单元接收的唯一时钟信号，并且数据输入信号、时钟信号和数据输出信号通过至少导电布线在晶体管之中传输。

公开(公告)号：CN106505993A

公开(公告)日：2017-03-15

申请号：CN201610807155.5

申请日：2016-09-07

Applicant: 三星电子株式会社

Inventor： 金山河 ,  金珉修 ,  马修·铂金斯

IPC: H03K19/0944 ,  H03K5/153

CPC classification number: H03K3/012 ,  H03K3/356121 ,  H03K19/0944 ,  H03K5/153

Abstract: 本发明提供一种包括触发器的半导体电路。一种半导体电路包括第一电路和第二电路。第一电路基于输入数据的逻辑电平、时钟信号的逻辑电平和第一节点的逻辑电平来确定第二节点的逻辑电平和第三节点的逻辑电平。第二电路基于时钟信号的逻辑电平、第二节点的逻辑电平和第三节点的逻辑电平来确定第一节点的逻辑电平。第一电路包括子电路和第一晶体管。第一电路的子电路基于输入数据的逻辑电平和第一节点的逻辑电平来确定第二节点的逻辑电平。第一晶体管由时钟信号的逻辑电平门控，以将第三节点与第二节点连接。

公开(公告)号：CN104620503A

公开(公告)日：2015-05-13

申请号：CN201480000719.3

申请日：2014-06-10

Applicant: 华为技术有限公司

Inventor： 劳伦斯·E·科内尔 ,  布莱恩·T·克瑞德 ,  丹尼尔·P·麦卡锡 ,  肯特·耶格

IPC: H03K3/356 ,  H03K3/3562 ,  H03K5/00 ,  H03K5/156

CPC classification number: H03K3/012 ,  H03K3/356121 ,  H03K3/356139 ,  H03K3/35625 ,  H03K5/00006 ,  H03K5/1565 ,  H03K21/00

Abstract: 一种含有锁存器的装置，所述锁存器包括差分反相器，用于接收差分输入信号并生成差分输出信号；一对交叉耦合的反相器，耦合到所述差分反相器；第一时钟开关，用于将所述差分反相器耦合到电压源极；以及第二时钟开关，用于将所述差分反相器耦合到接地，其中所述第一时钟开关和所述第二时钟开关用于接收差分时钟信号，以及所述第一时钟开关和所述第二时钟开关根据所述差分时钟信号同时开启或关闭。

公开(公告)号：CN103004088A

公开(公告)日：2013-03-27

申请号：CN201180035006.7

申请日：2011-07-18

Applicant: 马维尔国际贸易有限公司

Inventor： J·T·苏 ,  W·李 ,  陈云天

IPC: H03K3/356

CPC classification number: H03K3/356121

Abstract: 一种触发器电路，包括电荷注入模块(500)、感测放大器模块(508)和锁存器模块(512)。该电荷注入模块(500)被配置为响应于时钟信号(CK)选择性地从电源(VDD)向第一节点(D)提供(注入使能)电荷。该感测放大器模块(508)被配置为在电荷注入模块(500)向第一节点(D)提供电荷的同时响应于检测到第一节点(D)的电压越过阈值而调节第二节点(DZB)的电压。该锁存器模块(512)被配置为响应于时钟信号(CK)存储基于第二节点(DZB)的电压的值。该锁存器模块(512)还被配置为提供该值作为该触发器电路的输出(Q)。

公开(公告)号：CN1855723B

公开(公告)日：2012-12-05

申请号：CN200610073800.1

申请日：2006-04-19

Applicant: 株式会社半导体能源研究所

Inventor： 纳光明 ,  柳井宏美

IPC: H03K19/00 ,  H03K19/0185 ,  G09G3/20

CPC classification number: H03K3/356121

Abstract: 本发明的目的是提供一种通过防止在转换信号的电平时产生的贯穿电流来实现低耗电量的电平转移电路。本发明的技术方案的要点在于；使p沟道型TFT、n沟道型TFT或p沟道型TFT、n沟道型TFT不同时开通地来控制p沟道型TFT，以便防止在转换输入的信号的电平时贯穿电流流过。在高电平信号输入于n沟道型TFT的栅极且n沟道型TFT开通的瞬时，使p沟道型TFT关断。同样地，在n沟道型TFT开通的瞬时，使p沟道型TFT关断。通过不同时使p沟道型TFT、n沟道型TFT或p沟道型TFT、n沟道型TFT开通，来遮断贯穿电流流过的通路。本发明的选择图为图1A和1B。

公开(公告)号：CN101783660A

公开(公告)日：2010-07-21

申请号：CN200910137514.0

申请日：2009-04-28

Applicant: 联发科技股份有限公司

Inventor： 周煜凯

IPC: H03K3/037 ,  H03M1/12 ,  H03M1/14

CPC classification number: H03K3/356191 ,  H03K3/356121 ,  H03K3/356139 ,  H03K5/1565 ,  H03K23/52

Abstract: 一种触发器以及流水线模数转换器。其中触发器，包含：传感放大器级，包含：第一N型晶体管至第七N型晶体管，第一P型晶体管至第七P型晶体管；以及一锁存级，包含：第八N型晶体管至第十三N型晶体管，第八P型晶体管，第九P型晶体管；以及锁存单元，耦接于该第三节点以及该第四节点之间。本发明提供的触发器以及流水线模数转换器可以获得精确的50％占空比的输出信号，所以可以获得更优的性能。

公开(公告)号：CN101546996A

公开(公告)日：2009-09-30

申请号：CN200910126853.9

申请日：2009-03-20

Applicant: 松下电器产业株式会社

Inventor： 青池昌洋

IPC: H03K5/24

CPC classification number: H03K3/356121 ,  G01R19/16576 ,  H03F3/45183 ,  H03F2203/45344 ,  H03K5/2472

Abstract: 本发明提供一种MOS集成电路以及具备其的电子设备，能降低比较器高速工作时的消耗功率。电压电流转换电路(103)将第1以及第2电压(Vinp、Vinn)转换成具有与第1电压(Vinp)对应的电流值的第1电流(I(Vinp))、以及具有与第2电压(Vinn)对应的电流值的第2电流(I(Vinn))。电流比较电路(104)比较第1以及第2电流(I(Vinp)、I(Vinn))的电流值的大小，输出表示比较结果的电压。构成电流比较电路(104)的MOS晶体管的氧化膜比构成电压电流转换电路(103)的MOS晶体管的氧化膜薄。

公开(公告)号：CN1930780A

公开(公告)日：2007-03-14

申请号：CN200580007593.3

申请日：2005-03-04

Applicant: 皇家飞利浦电子股份有限公司

Inventor： 多米尼克斯·M.·W.·莱纳厄茨 ,  布拉姆·瑙塔 ,  穆斯塔法·阿卡尔

IPC: H03K23/44

CPC classification number: H03K23/44 ,  H03K3/356121

Abstract: 本发明涉及一种分频器，其包括第一锁存器(10)和第二锁存器(20)，该第二锁存器(20)交叉连接到第一锁存器。第一锁存器(10)包括用于接收时钟信号的时钟输入端，并且该第二锁存器(20)包括配置为低通滤波器的锁存器电路。

公开(公告)号：CN1622463A

公开(公告)日：2005-06-01

申请号：CN200410095645.4

申请日：2004-11-26

Applicant: 松下电器产业株式会社

Inventor： 田中启司 ,  皿井修 ,  种村文法 ,  伊达义人 ,  铃木润

IPC: H03K19/0185

CPC classification number: H03K17/223 ,  H03K3/356121 ,  H03K5/1506

Abstract: 在带锁存功能的电平移位电路中，为了切断输入级的贯穿电流，通过设置在预充电期间导通的预充电用PMOS晶体管MP1、在数据输入期间输入数据并放电的NMOS晶体管MN1、及在电平移位后保持数据的晶体管MP2，从而各晶体管能以最小的电平构成。又因该电平移位电路具有锁存功能，所以能省去锁存输入数据的电路，能减小电路面积。

公开(公告)号：CN102640110B

公开(公告)日：2018-02-16

申请号：CN201080043269.8

申请日：2010-09-28

Applicant: 阿尔特拉公司

Inventor： B·佩德森 ,  S·乔卡琳格姆

IPC: G06F9/305

CPC classification number: H03K3/0375 ,  H03K3/356121 ,  H03K3/356139

Abstract: 一种亚稳态速稳存储电路包括至少一个反相电路。该反相电路具有逻辑输入。该反相电路的逻辑输入被分为一对物理输入。