-
公开(公告)号：CN110858765B
公开(公告)日：2024-06-07
申请号：CN201910609033.9
申请日：2019-07-08
申请人： 三星电子株式会社
IPC分类号： H03K3/012 , H03K3/3562
摘要： 一种用于设计低功率集成电路(IC)的方法和触发器。该方法包括接收时钟信号、数据信号和互补数据信号中的至少一个。互补数据信号由存在于触发器中的输入数据反相器产生。此外，该方法包括当时钟信号处于低逻辑电平时，基于接收到的时钟信号、数据信号和互补数据信号中的至少一个来生成至少一个主内部信号。此外，该方法包括当时钟信号处于高逻辑电平时，基于接收到的时钟信号和生成的至少一个主内部信号中的至少一个来生成至少一个从内部信号。此外，该方法包括基于生成的至少一个从内部信号来生成输出信号。
-
公开(公告)号：CN117691971A
公开(公告)日：2024-03-12
申请号：CN202311768267.0
申请日：2023-12-20
申请人： 上海集成电路研发中心有限公司
IPC分类号： H03K3/3562 , H03K19/20
摘要： 本发明公开了一种D触发器及通用电路，涉及时序控制领域，设置有从触发器、主触发器以及第一至第三开关；从触发器接收电平信号，第一开关连通从触发器的时钟控制端和电源，从触发器根据电平信号的电平状态输出第一反相信号给第二开关和输出第一正相信号给第三开关；这两个开关也受时钟信号控制，并在导通时传输相应信号给主触发器；主触发器作为D触发器的输出，根据这两个信号生成第二正相信号和第二反相信号并输出。由于只有三个开关受时钟信号控制，在保证整个D触发器的功能正常实现的前提下，显著减少了D触发器中受时钟信号控制的元件个数，降低了动态功耗；另外，由于未使用时钟信号的反相信号，还避免了时钟偏差。
-
公开(公告)号：CN116633322A
公开(公告)日：2023-08-22
申请号：CN202310343632.7
申请日：2023-03-31
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03K3/3562
摘要： 本发明一种基于DICE的抗多节点单粒子翻转和时钟信号单粒子翻转的D型锁存器。通过设计由1个C单元及延迟结构组成的输入电路，可以抵抗输入信号的单粒子瞬态脉冲；由4个时钟控制的传输单元、DICE结构组成的锁存电路和由3个C单元及1个反相器组成的输出电路，可以抵抗多节点单粒子翻转；由4个反相器组成的双时钟信号电路使得锁存器可以抵抗时钟信号单粒子翻转。
-
公开(公告)号：CN116545418A
公开(公告)日：2023-08-04
申请号：CN202310369146.2
申请日：2023-04-07
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03K3/3562 , H03K3/011
摘要： 本发明公开了一种抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路，包括：反相器电路、时钟控制反相器电路、锁存单元、延迟电路和驱动反相器电路；第一反相器电路的输出端接第一时钟控制反相器电路的输入端和延迟电路的输入端；延迟电路的输出端接第二时钟控制反相器电路的输入端；第一时钟控制反相器电路的输出端接第一锁存单元和第三时钟控制反相器电路；第二时钟控制反相器电路的输出端接第一锁存单元和第四时钟控制反相器电路；第四时钟控制反相器电路的输出端接第二锁存单元；第三时钟控制反相器电路的输出端接第二锁存单元和驱动反相器电路。本发明可同时实现抗单粒子翻转加固和抗单粒子瞬态加固。
-
公开(公告)号：CN113098450B
公开(公告)日：2023-03-31
申请号：CN202110278013.5
申请日：2021-03-15
申请人： 西安电子科技大学
IPC分类号： H03K3/3562
摘要： 发明属于无线通信领域，具体是一种可重构电磁超表面偏置方法，至少包括：可重构电磁超表面单元和偏置电路单元构成的阵面，其特征是：包括DAC模块(9)、阵列底面单元(8)、阵列顶面单元(10)和Pin管(1)；阵列底面单元(8)和阵列顶面单元(10)通过引线和过孔连接。它以便可重构电磁超表面偏置电路的简化，实现偏置线的数量从o‑n2到o‑n的，减少后端电路IO接口占用数量和减小偏置线对单元电磁特性的影响；减少了限流电阻的数量和位置，避免了限流电阻带来的额外微波损耗。
-
公开(公告)号：CN110311660B
公开(公告)日：2023-02-24
申请号：CN201910592627.3
申请日：2019-07-03
申请人： 西安微电子技术研究所
IPC分类号： H03K3/3562
摘要： 本发明公开了一种自适应抗单粒子翻转的D触发器，D触发器有时钟信号输入端C和数据信号输入端D，第一输出端Q和第二输出端QN；时钟输入电路的输入端与时钟信号输入端C连接，输出端分别与开关控制RC滤波结构型主锁存器和开关控制RC滤波结构型从锁存器连接；SEU监测电路分别与开关控制RC滤波结构型主锁存器及开关控制RC滤波结构型从锁存器连接；开关控制RC滤波结构型主锁存器电路分别与数据信号输入端D和开关控制RC滤波结构型从锁存器连接；开关控制RC滤波结构型从锁存器与输出电路连接；输出电路还分别连接第一输出端Q及第二输出端QN。本发明具有良好的单粒子加固能力，并克服了加固触发器不能应用于高速无辐照环境的局限性。
-
公开(公告)号：CN115276612A
公开(公告)日：2022-11-01
申请号：CN202210895151.2
申请日：2022-07-28
申请人： 中国电子科技集团公司第四十七研究所
IPC分类号： H03K3/3562 , H03K3/013
摘要： 本发明提出一种具有软错误自修复功能的扫描结构D触发器。包括顺序连接的数据输入缓冲电路、扫描控制电路、主锁存器、主锁存器错误探测电路、主锁存器错误纠正电路、从锁存器、从锁存器错误探测电路、从锁存器错误纠正电路以及输出电路，还包括分别与主锁存器和从锁存器连接的时钟电路，所述主锁存器与主锁存器错误纠正电路相连，所述从锁存器与从锁存器错误纠正电路相连。当数据输入信号D或者时钟信号CK由于受到单粒子瞬态的影响，而导致数据输入信号与时钟信号上产生毛刺或文波时，数据输入缓冲电路及时钟电路中的结构通过延迟单元与密勒C单元的连接，实现对单粒子瞬态的抑制。
-
公开(公告)号：CN110855270B
公开(公告)日：2022-09-23
申请号：CN201911005546.5
申请日：2019-10-22
申请人： 合肥工业大学
IPC分类号： H03K3/013 , H03K3/3562
摘要： 本发明涉及一种低开销的跨层次双模冗余灵敏放大器型触发器，包括第一主锁存器、第二主锁存器以及从锁存器；第一主锁存器和第二主锁存器的结构完全相同，二者均由四个PMOS管和六个NMOS管组成，构成单元级的双模冗余容错机制；从锁存器由六个PMOS管和六个NMOS管组成，采用晶体管级的双模冗余堆叠技术来容忍单粒子翻转。本发明容错原理简单有效，容忍单粒子翻转的能力强，而且本发明使用的晶体管数目较少，有效地降低了功耗开销和面积开销，是一种低开销的跨层次双模冗余灵敏放大器型触发器设计。
-
公开(公告)号：CN114050807A
公开(公告)日：2022-02-15
申请号：CN202111307187.6
申请日：2021-11-05
申请人： 安徽大学 , 合肥市微电子研究院有限公司
IPC分类号： H03K3/3562
摘要： 本发明公开了一种基于TFET的主从触发器，包括主触发器和从触发器；主触发器包括五个NTFET晶体管和五个PTFET晶体管，这五个NTFET晶体管依次记为N1～N5，这五个PTFET晶体管依次记为P1～P5；该主从触发器的触发器信号输入端D作为主触发器信号输入；从触发器包括五个NTFET晶体管和五个PTFET晶体管，这五个NTFET晶体管依次记为N6～N10，这五个PTFET晶体管依次记为P6～P10；主触发器信号输出端Q1作为从触发器信号输入；从触发器信号输出为该主从触发器的触发器信号输出端Q。本发明可以提高数据传输的稳定性，解决了TFET应用在传统传输门触发器的数据传输稳定性问题。
-
公开(公告)号：CN114039578A
公开(公告)日：2022-02-11
申请号：CN202111226620.3
申请日：2021-10-21
申请人： 上海华力集成电路制造有限公司
IPC分类号： H03K3/3562
摘要： 本发明提供一种消除竞争冒险现象的异步复位D触发器，第一反相器输入端连接输入信号；第一反相器输出端与第一传输门电路输入端连接；第一传输门电路输出端与主锁存器输入端连接；主锁存器输出端与第二传输门的输入端连接；第二传输门输出端与从锁存器输入端连接；从锁存器输出端与第二反相器输入端连接；第二反相器输出端输出异步复位D触发器的输出信号；第三反相器的输入端连接从锁存器的复位信号；第三反相器的输出端连接主锁存器的复位信号取反后的信号。本发明在有效消除异步复位D触发器中输入信号和复位信号的竞争问题的同时不增加冗余缓冲电路，不需要增加电容，消除尖峰脉冲现象保证了电路稳定，保证时序正常且稳定。
-
-
-
-
-
-
-
-
-
搜索结果
238 条记录 (耗时 0.021 秒)
