一种抗单粒子翻转的自检测自恢复同步复位D触发器

    公开(公告)号:CN110190833B

    公开(公告)日:2023-02-07

    申请号:CN201910592633.9

    申请日:2019-07-03

    IPC分类号: H03K3/013 H03K3/3562

    摘要: 本发明公开了一种抗单粒子翻转的自检测自恢复同步复位D触发器,D触发器的时钟信号输入电路分别与时钟信号输入端C、自检测自恢复同步复位主锁存器和自检测自恢复同步复位从锁存器连接,能够产生一个与时钟信号输入端C逻辑状态相反和相同的输出信号CN、CP;SEU监测电路分别与自检测自恢复同步复位主锁存器及自检测自恢复同步复位从锁存器连接;自检测自恢复同步复位主锁存器分别与数据信号输入端D、复位信号输入端RN及自检测自恢复同步复位从锁存器连接;自检测自恢复同步复位从锁存器与输出电路连接;输出电路与第一输出端Q及第二输出端QN连接。本发明触发器状态可控能力强,抗单粒子翻转能力强,工作方式灵活。

    一种自适应抗单粒子翻转的D触发器

    公开(公告)号:CN110311660A

    公开(公告)日:2019-10-08

    申请号:CN201910592627.3

    申请日:2019-07-03

    IPC分类号: H03K3/3562

    摘要: 本发明公开了一种自适应抗单粒子翻转的D触发器,D触发器有时钟信号输入端C和数据信号输入端D,第一输出端Q和第二输出端QN;时钟输入电路的输入端与时钟信号输入端C连接,输出端分别与开关控制RC滤波结构型主锁存器和开关控制RC滤波结构型从锁存器连接;SEU监测电路分别与开关控制RC滤波结构型主锁存器及开关控制RC滤波结构型从锁存器连接;开关控制RC滤波结构型主锁存器电路分别与数据信号输入端D和开关控制RC滤波结构型从锁存器连接;开关控制RC滤波结构型从锁存器与输出电路连接;输出电路还分别连接第一输出端Q及第二输出端QN。本发明具有良好的单粒子加固能力,并克服了加固触发器不能应用于高速无辐照环境的局限性。

    一种自适应抗单粒子翻转的异步复位和置位D触发器

    公开(公告)号:CN110311656A

    公开(公告)日:2019-10-08

    申请号:CN201910592610.8

    申请日:2019-07-03

    摘要: 本发明公开了一种自适应抗单粒子翻转的异步复位和置位D触发器,时钟信号输入电路分别与时钟信号输入端C、可控电阻-电容滤波结构的主锁存器和可控电阻-电容滤波结构的从锁存器连接;SEU监测电路分别与可控电阻-电容滤波结构的主锁存器及可控电阻-电容滤波结构的从锁存器连接;可控电阻-电容滤波结构的主锁存器分别与数据信号输入端D、复位信号输入端R、置位信号输入端SN及可控电阻-电容滤波结构的从锁存器连接;可控电阻-电容滤波结构的从锁存器分别与复位信号输入端R、置位信号输入端SN及输出电路连接;输出电路与第一输出端Q及第二输出端QN连接。

    一种SAR型ADC的高精度校准装置

    公开(公告)号:CN107346975B

    公开(公告)日:2021-01-22

    申请号:CN201710488915.5

    申请日:2017-06-23

    发明人: 李婷 郭仲杰

    IPC分类号: H03M1/10 H03M1/46

    摘要: 本发明公开了一种SAR型ADC的高精度校准装置,包括比较器,比较器的负向输入端和正向输入端之间一次连接有高位电容阵列和低位电容阵列;高位电容阵列与高位和偏移误差校准模块连接,低位电容阵列与低位和桥接电容校准模块连接;高位电容阵列和低位电容阵列通过开关阵列控制与数字控制逻辑的导通;其中开关阵列通过refp/refn方式连接;所述高位和偏移误差校准模块包括第一增益电容,便宜误差校准与多个高位电容校准并联,第一增益电容与其连接;所述低位和桥接电容校准模块包括第二增益电容,第二增益电容余低位校准单元连接。能够对电容的匹配性误差、寄生电容引入的误差以及桥接电容的精度误差进行全方位校准,大幅度提高了ADC的整体转换精度。

    一种用于CMOS图像传感器的高精度DAC

    公开(公告)号:CN108401122B

    公开(公告)日:2020-04-14

    申请号:CN201810267549.5

    申请日:2018-03-28

    摘要: 本发明提供一种用于CMOS图像传感器的高精度DAC,包括分离设置的M位高位转换和(K‑M)位低位转换,以及高位高参考输出缓冲和高位低参考输出缓冲;M位高位转换输出端提供2K个区间的高参考输出和低参考输出,每个区间的高参考输出和低参考输出通过对应的高位高参考输出缓冲和高位低参考输出缓冲分别接到低位转换的模拟参考端提供模拟参考电压,低位转换后的输出为最终的模拟输出。本发明实现了多通道高精度DAC的面积和功耗开销优化,消除了高低位切换过程中的电压突变问题,解决了高精度DAC的非单调问题,确保了CMOS图像传感器的黑电平校正与列固定图形噪声校正的均匀性。

    一种抗单粒子翻转的自检测自恢复同步复位D触发器

    公开(公告)号:CN110190833A

    公开(公告)日:2019-08-30

    申请号:CN201910592633.9

    申请日:2019-07-03

    IPC分类号: H03K3/013 H03K3/3562

    摘要: 本发明公开了一种抗单粒子翻转的自检测自恢复同步复位D触发器,D触发器的时钟信号输入电路分别与时钟信号输入端C、自检测自恢复同步复位主锁存器和自检测自恢复同步复位从锁存器连接,能够产生一个与时钟信号输入端C逻辑状态相反和相同的输出信号CN、CP;SEU监测电路分别与自检测自恢复同步复位主锁存器及自检测自恢复同步复位从锁存器连接;自检测自恢复同步复位主锁存器分别与数据信号输入端D、复位信号输入端RN及自检测自恢复同步复位从锁存器连接;自检测自恢复同步复位从锁存器与输出电路连接;输出电路与第一输出端Q及第二输出端QN连接。本发明触发器状态可控能力强,抗单粒子翻转能力强,工作方式灵活。

    一种SAR型ADC的高精度校准装置

    公开(公告)号:CN109818617A

    公开(公告)日:2019-05-28

    申请号:CN201910081221.9

    申请日:2019-01-28

    发明人: 李婷 郭仲杰

    IPC分类号: H03M1/10

    摘要: 本发明一种SAR型ADC的高精度校准装置,比较器的负向输入端和正向输入端之间依次连接有高位电容阵列和低位电容阵列;高位电容阵列与高位和偏移误差校准模块连接,低位电容阵列与低位和桥接电容校准模块连接;高位电容阵列和低位电容阵列通过开关阵列控制与数字控制逻辑的导通;其中开关阵列通过refp/refn方式连接;所述高位和偏移误差校准模块包括第一增益电容,偏移误差校准与多个高位电容校准并联,第一增益电容与其连接;所述低位和桥接电容校准模块包括第二增益电容,第二增益电容余低位校准单元连接。能够对电容的匹配性误差、寄生电容引入的误差以及桥接电容的精度误差进行全方位校准,大幅度提高了ADC的整体转换精度。

    一种用于CMOS图像传感器的SAR型ADC结构

    公开(公告)号:CN108495067A

    公开(公告)日:2018-09-04

    申请号:CN201810267547.6

    申请日:2018-03-28

    IPC分类号: H04N5/378 H04N5/3745

    摘要: 本发明公开一种用于CMOS图像传感器的SAR型ADC结构,包括每列单独的列线采样模块和比较器模块,多列共用的DAC模块和SAR逻辑模块;每列的列级比较器模块一输入端连接各自的列采样模块的输出端,另一输入端连接多列共用的DAC模块的输出端,每列的列级比较器模块输出端连接多列共用的SAR逻辑模块,每列通过K次比较实现K位ADC转换;SAR逻辑模块的输出端为ADC结构的输出端。本发明实现了大面阵CMOS图像传感器的高速高精度模数转换,避免了SAR型ADC直接列级化的面积和功耗开销;降低了高精度模拟信号的噪声干扰。

    一种用于CMOS图像传感器的高精度DAC

    公开(公告)号:CN108401122A

    公开(公告)日:2018-08-14

    申请号:CN201810267549.5

    申请日:2018-03-28

    摘要: 本发明提供一种用于CMOS图像传感器的高精度DAC,包括分离设置的M位高位转换和(K-M)位低位转换,以及高位高参考输出缓冲和高位低参考输出缓冲;M位高位转换输出端提供2K个区间的高参考输出和低参考输出,每个区间的高参考输出和低参考输出通过对应的高位高参考输出缓冲和高位低参考输出缓冲分别接到低位转换的模拟参考端提供模拟参考电压,低位转换后的输出为最终的模拟输出。本发明实现了多通道高精度DAC的面积和功耗开销优化,消除了高低位切换过程中的电压突变问题,解决了高精度DAC的非单调问题,确保了CMOS图像传感器的黑电平校正与列固定图形噪声校正的均匀性。

    一种用于SAR型ADC的多精度抗辐照逻辑控制装置

    公开(公告)号:CN108242929B

    公开(公告)日:2021-11-09

    申请号:CN201710552969.3

    申请日:2017-07-07

    IPC分类号: H03M1/46

    摘要: 本发明公开了一种用于SAR型ADC的多精度抗辐照逻辑控制装置,包括写入外部配置并生成内部配置的控制信号的输入寄存器;采样计数器生成阶段控制信号和格式控制信号;内部时钟发生器产生在转换阶段有效的内部时钟信号;电容控制开关产生电容阵列的采样/保持控制开关信号;中间结果寄存器用于存储AD转换结果;寄存转换模块并行存储AD转换结果,并完成最终的串行输出;其中控制逻辑模块用于实现对上述各个部件进行逻辑控制,使采样阶段与内部转换阶段进行分时处理。该装置能够适用于多种应用环境下的ADC电路,具有面积小,功耗低,扩展性强的优点。