-
公开(公告)号：CN119519666A
公开(公告)日：2025-02-25
申请号：CN202411157287.9
申请日：2024-08-22
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
Abstract: 提供了一种感测放大器触发器和通过基于时钟信号锁存数据输入来生成数据输出的方法。所述感测放大器触发器包括：第一级，被配置为响应于时钟信号的上升沿，通过根据数据输入和反相数据输入对第一下拉节点或第二下拉节点进行下拉，来生成第一锁存信号和第二锁存信号，其中，第一级包括：桥式电路，被配置为响应于激活后的桥信号将第一下拉节点和第二下拉节点彼此电连接；以及控制电路，被配置为当数据输入在时钟信号是逻辑高时转变时激活桥信号。
-
公开(公告)号：CN118523755B
公开(公告)日：2024-10-18
申请号：CN202410978496.3
申请日：2024-07-22
Applicant: 湖南恩智测控技术有限公司
Abstract: 本申请公开了一种脉冲输出方法、装置、源表及存储介质，通过能量检测单元和储能控制单元能够实现对正输出电容组、负输出电容组的充能，完成储能，并在主控制单元的控制下，让输出调整单元实现瞬时输出，完成高能量脉冲信号输出。本申请实施例不再需要使用高压电源，从而可以极大的降低成本，并且可以极大的降低功耗，降低安全风险。
-
公开(公告)号：CN118783925A
公开(公告)日：2024-10-15
申请号：CN202410914195.4
申请日：2024-07-09
Applicant: 北京大学深圳研究生院
Abstract: 一种低功耗触发器，包括两锁存器和若干反相器；主锁存器的两控制信号端之间连接有反相器，主锁存器的两数据输入端之间连接有反相器；从锁存器的数据输入端与主锁存器的数据输出端相连，从锁存器的两控制信号端之间连接有反相器；当输入的控制信号CK＝0时，CK’＝1，主锁存器进入数据输入阶段，从锁存器进入数据保持阶段；当输入的控制信号CK＝1时，CK’＝0，主锁存器进入数据保持阶段，从锁存器进入数据输入阶段。本发明通过使用交叉耦合型的电路结构实现在仅使用N型晶体管的情况下实现全互补的锁存器结构，极大降低电路的功耗；且采用正反馈的工作方式，同时添加额外晶体管实现无数据竞争的目的,使得电路的速度得到很大提升。
-
公开(公告)号：CN118631219A
公开(公告)日：2024-09-10
申请号：CN202410259079.3
申请日：2024-03-07
Applicant: 罗姆股份有限公司
Abstract: 本披露的课题在于提供一种能够降低消耗电力的振荡电路。本披露的振荡电路具备：多级反相器，以形成环路路径的方式连接成环状；电容器，串联连接在环路路径上；充放电控制电路，构成为根据多级反相器中的任一个的输出来脉冲驱动电容器的第1端的电压电平，由此进行电容器的充放电；及偏置电流产生电路，构成为向多级反相器及充放电控制电路的每一个供给偏置电流。
-
公开(公告)号：CN108011618B
公开(公告)日：2024-08-09
申请号：CN201711370930.6
申请日：2017-12-19
Applicant: 嘉兴倚韦电子科技有限公司
Inventor： 徐靖
IPC: H03K3/012
Abstract: 一种低功耗触发器，包括MOS管N1、MOS管N3、MOS管Qn、第一反向器G1和第二反向器G2，信号输入端D与MOS管N3的第2脚、MOS管Qn的第1脚连接，MOS管N3的第3脚与信号输出端Q连接，信号输出端Q与第一反向器G1的输入端连接，第一反向器G1的输出端与MOS管Qn第3脚连接，MOS管Qn第2脚与第二反向器G2的输入端连接，第二反向器G2的输出端与MOS管N1第1脚连接，MOS管N1第2脚、第3脚分别与时钟脉冲CLK_pulse、MOS管N3的第一脚连接；MOS管N3第一脚、MOS管Qn第1脚、MOS管N1第1脚为栅极。低功耗触发器采用静态结构，时钟负载小，实现了低功耗，降低功耗损失，运行性能稳定，能使用于对速度和功耗要求比较苛刻的系统，替代传统的脉冲触发器使系统得到更高的性能。
-
公开(公告)号：CN118432589A
公开(公告)日：2024-08-02
申请号：CN202410375378.3
申请日：2024-03-29
Applicant: 厦门元顺微电子技术有限公司
Abstract: 本发明涉及比较器领域，具体涉及一种比较器压摆率提升电路，包括比较器单元和压摆率提升单元，所述压摆率提升单元电性连接在比较器单元的输出端上，未增加压摆率提升单元时，Y0的上升压摆率为5.67V/us，下降压摆率为1.97V/us；而增加压摆率提升单元后，Y1上升压摆率为16.1V/us，Y1下降压摆率为16.1V/us，上升压摆率和下降压摆率得到有效的提升。并且在电路功耗方面，在相同压摆率的前提下，增加压摆率提升单元的电路功耗约为2.6uA，而未加入压摆率提升单元的电路功耗约为16.45uA，保证压摆率得到有效的提高，同时降低了功耗，节约成本。
-
公开(公告)号：CN110858765B
公开(公告)日：2024-06-07
申请号：CN201910609033.9
申请日：2019-07-08
Applicant: 三星电子株式会社
IPC: H03K3/012 , H03K3/3562
Abstract: 一种用于设计低功率集成电路(IC)的方法和触发器。该方法包括接收时钟信号、数据信号和互补数据信号中的至少一个。互补数据信号由存在于触发器中的输入数据反相器产生。此外，该方法包括当时钟信号处于低逻辑电平时，基于接收到的时钟信号、数据信号和互补数据信号中的至少一个来生成至少一个主内部信号。此外，该方法包括当时钟信号处于高逻辑电平时，基于接收到的时钟信号和生成的至少一个主内部信号中的至少一个来生成至少一个从内部信号。此外，该方法包括基于生成的至少一个从内部信号来生成输出信号。
-
公开(公告)号：CN118138014A
公开(公告)日：2024-06-04
申请号：CN202410538373.8
申请日：2024-04-30
Applicant: 中科芯集成电路有限公司
Abstract: 本发明涉及晶体振荡器技术领域，特别涉及一种用于射频收发芯片的快速起振低功耗晶体振荡器电路。包括：晶体振荡器模块；环形振荡器模块，在上电之后，所述环形振荡器模块先于所述晶体振荡器模块产生晶体相同频率的振荡，并同时传递给所述晶体振荡器模块加速起振，并在所述晶体振荡器模块完全振荡后，所述环形振荡器模块会自动关闭，以及同步关闭所述晶体振荡器模块的一条电流镜支路；偏置模块。本发明能够偏置模块的控制逻辑VH降低至0、VL升至AVDD，从而晶体振荡器模块MP6被关闭，减小晶体振荡器正常工作时功耗。
-
公开(公告)号：CN115021720B
公开(公告)日：2024-04-30
申请号：CN202210522960.9
申请日：2022-05-13
Applicant: 北京大学
Abstract: 本发明涉及一种宽度可调的高速脉冲发生器电路及高速脉冲产生方法。该宽度可调的高速脉冲发生器电路，包括晶体管M1～M9，其中晶体管M1、M4、M6为PMOS，晶体管M2、M3、M5、M7、M8、M9为NMOS；M8、M9组成的支路作为一个单元，共有n个单元并联；当输入数据DIN＝1时，不产生脉冲，输出节点POUT始终保持为0；当输入数据DIN＝0时，在CK0和CK90同为高电平的时间内产生正脉冲。本发明的宽度可调的高速脉冲发生器电路的脉冲宽度可以通过芯片外控制字编程控制，从而对不同速率均可以调整至最优状态；本发明不引入额外的功耗，实现了低功耗、高速度的脉冲产生电路。
-
公开(公告)号：CN117941259A
公开(公告)日：2024-04-26
申请号：CN202280061406.3
申请日：2022-07-15
Applicant: 道芬设计公司
IPC: H03K3/037 , H03K3/012 , H03K19/003 , G01R31/317
Abstract: 本公开涉及一种电路，其包括：‑第一时序守卫电路(200)，其被配置为检测第一数据信号到达第一同步装置(202)的裕量时间何时降到低于第一阈值(SLG延迟)；以及‑第二时序守卫电路(200)，其被配置为检测第二数据信号到达第二同步装置(202)的裕量时间何时降到低于第二阈值(SLG延迟)，第一阈值和第二阈值彼此不同。
