-
公开(公告)号：CN120017022A
公开(公告)日：2025-05-16
申请号：CN202411892767.X
申请日：2024-12-20
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种单粒子翻转检测和自恢复的触发器结构，包括延时滤波结构，二输入数据选择器，时钟控制的异或门，反相器，时钟控制的信号传输结构和锁存结构。延时滤波结构用于对时钟信号进行单粒子瞬态加固，并生成软错误检测结构的时钟信号。二输入数据选择器用于选择适当的输入信号输入到锁存结构中。时钟控制的异或门用于检测触发器的输出是否出现单粒子翻转。反相器电路用于反相时钟信号及数据信号，保障电路逻辑功能。时钟控制的信号传输结构用于控制信号在电路中的传播。锁存结构用于锁存数据。本发明设计的电路结构，针对单粒子翻转进行检测和数据恢复，可应用于系统级整体设计，易实现。
-
公开(公告)号：CN119916173A
公开(公告)日：2025-05-02
申请号：CN202411882864.0
申请日：2024-12-19
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/28
Abstract: 混合信号处理微系统模拟开关和ADC单元的测试系统及方法，属于集成电路测试领域；包括上位机和测试板；测试板包括电源模块、测试信号源模块、显示模块、微系统辅助电路、外置存储模块和混合信号处理微系统；混合信号处理微系统包括模拟开关、ADC单元、存储单元和FPGA单元。模拟开关控制ADC单元接收模拟信号的通道；ADC单元采集测试信号源模块产生的模拟信号并将其转换为数字信号；FPGA单元对模拟开关和ADC单元进行控制，读取ADC单元状态信息并采集和处理其输出的数字信号；存储单元存储FPGA配置程序；外置存储模块存储测试数据；显示模块显示测试状态信息；上位机控制测试流程，读取和处理外置存储模块中的数据，得到ADC单元和模拟开关的性能参数。
-
公开(公告)号：CN119834773A
公开(公告)日：2025-04-15
申请号：CN202411812268.5
申请日：2024-12-10
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H03K7/08
Abstract: 本发明提供了一种频率自适应的占空比调制电路，接收可变频率时钟、参考电压源，实现固定占空比的脉冲波形输出，解决了脉宽调制电路的占空比无法直接受控的技术难题，除必须的输入时钟信号外，无需接收额外数字控制信号对脉宽进行人为干预，具有输出波形毛刺少、器件规模小、功耗低等优点；本发明输出脉冲的占空比与输入时钟频率无关，能够跟随时钟频率变化而快速锁定，调制过程简单，稳定性高。
-
公开(公告)号：CN116450425B
公开(公告)日：2025-04-15
申请号：CN202211485634.1
申请日：2022-11-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/22
Abstract: 本发明提供了一种抗辐照FPGA内嵌PCIExpress IP核的测试电路和方法，电路包括：测试用输入端口TDI，连接至N个被测PCIExpress IP核的测试用输入端口TI；测试用输出管脚TDO，连接至其中一个被测PCIExpress IP核的测试用输出端口TO；所有的被测PCIExpress IP核的测试用输出端口TO都连接至对比模块；对比模块，当N为1时，设定Result信号恒为1；当N大于1时，按位对比N个被测PCIExpress IP核的测试用输出端口TO，如果N个被测PCIExpress IP核的测试用输出端口TO存在不同，输出Result信号为0，否则，输出Result信号为1；测试机台ATE，往测试用输入管脚TDI中分两次先后输入不同的测试向量进行测试，如果两次测试中，N个测试用输出管脚TDO输出的数据符合预期，且对比模块输出Result信号为1，则认为测试通过。
-
公开(公告)号：CN119689783A
公开(公告)日：2025-03-25
申请号：CN202411821375.4
申请日：2024-12-11
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: G03F7/16
Abstract: 一种涂胶产品及台面涂胶方法，主要强调的是台面光刻胶的全覆盖性，主要步骤：(1)采用粘附性强的负性光刻胶；(2)选用合适旋转速度，利用旋转涂胶方法涂光刻胶；(3)选用高粘附性负性光刻胶和合适的选转速度进行涂胶、曝光、显影，然后再次重复涂胶、曝光、显影，根据台面高度和显影后的结果决定重复次数。通过以上步骤能够实现台面在50‑80微米高的台面全覆盖。
-
公开(公告)号：CN114709197B
公开(公告)日：2025-03-18
申请号：CN202210232467.3
申请日：2022-03-09
Applicant: 西安电子科技大学 , 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明公开了一种抗辐照GaN/Ga2O3的Cascode级联增强型功率器件及其制作方法，GaN与Ga2O3器件级联的Cascode结构增强型功率器件从左到右包括低压增强型GaN HEMT器件和高压耗尽型Ga2O3FET器件，所述低压增强型GaN HEMT器件与所述高压耗尽型Ga2O3FET器件相连通。本发明采用上述结构的一种抗辐照GaN/Ga2O3的Cascode级联增强型功率器件及其制作方法，Ga2O3材料具有高击穿电压特性，同时GaN属于宽禁带材料，整体上增加了器件的可靠性，提高了器件在宇航辐照环境应用下的单粒子烧毁阈值电压，降低了宇航系统的重量和复杂程度。
-
公开(公告)号：CN119556105A
公开(公告)日：2025-03-04
申请号：CN202411769388.1
申请日：2024-12-04
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/28
Abstract: 本发明属于集成电路测试技术领域，具体涉及了一种针对FPGA的高分辨率路径延时测试系统及方法，旨在解决现有的测试方法难以高效且高分辨率地检测这些延时故障的问题。本发明包括：时钟输入模块生成工作与时钟参考，分别送至时钟延迟模块和输出采集模块。时钟延迟模块接收工作时钟，初始抽头设为0，生成延时时钟给测试向量生成模块，该模块据此产生测试激励信号驱动待测模块。输出信号返回输出采集模块，通过对比参考时钟评估电路功能。序列检测模块监控时钟延迟模块的抽头数，未达阈值则循环增加抽头数并重复测试流程；若达标，则终止测试。本发明降低了测试成本、增强了产品可靠性和质量保证，具备广泛的适用性和灵活性。
-
公开(公告)号：CN119449032A
公开(公告)日：2025-02-14
申请号：CN202411401651.1
申请日：2024-10-09
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H03M1/10
Abstract: 本发明属于信号处理技术领域，具体涉及一种多通道高速采样的多级相位修正方法、系统，旨在解决高复杂度FPGA设计导致的延时值难以校正、采样误差大，无法保证高速ADC稳定可靠的工作的问题。本发明方法包括：使用FPGA芯片配置多通道模数转换器的工作通道及频率、寄存器；使用FPGA芯片将各通道产生的差分数据对转换成单端数据信号、随路时钟差分对转换成单端时钟信号；对单端数据信号延时处理并串并转换，得到每个通道的并行数据；对各通道的并行数据进行通道级、信号级两级延时修正，得到采样记录数据；基于采样记录数据，确定最佳采样位置。本发明解决了延时值难以校正的问题，避免了采样误差，确保高速ADC稳定可靠的工作。
-
公开(公告)号：CN119395500A
公开(公告)日：2025-02-07
申请号：CN202411385847.6
申请日：2024-09-30
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: G01R31/28 , G05B19/04 , G01R31/00 , G01R31/303
Abstract: 本发明提供一种面向Chiplet架构微系统的单粒子闩锁效应试验系统，Chiplet微系统测试板卡用于Chiplet微系统进行单粒子闩锁试验，由微系统所需外围供电电路、存储电路、通信电路等组成；多路可调供电模块用于向Chiplet微系统测试板卡供电并将微系统电流电压传输给远程控制监测模块；远程控制监测模块收取Chiplet微系统测试板卡发出的微系统测试结果及多路可调供电模块反馈的Chiplet微系统电流电压信息，在Chiplet微系统电流超过设定阈值时报警，并记录试验过程中Chiplet微系统电流电压变化。本发明针对现有Chiplet微系统单粒子闩锁试验所需电流网络种类过多的特点，克服了试验测试微系统板卡与试验人员之间距离过远的难点，有效提高了试验人员对试验的操作性。
-
公开(公告)号：CN119357108A
公开(公告)日：2025-01-24
申请号：CN202411391855.1
申请日：2024-10-08
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明属于通信技术领域，具体涉及了一种基于通用IO加载SPARC架构SoC的方法及系统，旨在解决现有的引导方法存在着为非易失存储器加载，更换程序较为繁琐，且具有风险项的问题。本发明包括：对ELF文件进行解析，得到加载代码段数据字节数组的集合；将每个32数组均拆分为M位数据，每个M位数据均增加DSU写数据包头、写入地址，形成M位数组；对每个M位数组中每个数据按照比特位进行解析得到码流数据；每M位数据均增加比特起始位和比特停止位；通用IO的驱动程序将码流数据以数字波形的形式输出至DSU接口。本发明通用IO模拟串口与SPARC DSU单元进行通信增加机台调试的效率。
