一种延时可调的低功耗的上电复位电路

    公开(公告)号:CN120049871A

    公开(公告)日:2025-05-27

    申请号:CN202510072553.6

    申请日:2025-01-17

    Abstract: 本发明属于电子电路领域,具体涉及了一种延时可调的低功耗的上电复位电路,旨在解决现有的上电复位电路的面积开销较大,且RC延时结构实现毫秒级以上的延时较为困难的问题。本发明包括:阈值产生电路的输入端接电源电压,阈值产生电路的输出端连接施密特触发器的输入端;施密特触发器的输出端连接延时电路的第一输入端,延时电路的第二输入端连接外部时钟信号,延时电路的输出端向外部输出上电复位信号;阈值产生电路用于跟踪监测电源电压的变化,并在电源电压超过设定阈值后产生上电信号;施密特触发器电路用于对上电信号实现翻转阈值的调控并输出调控后的上电信号;延时电路用于实现对上电信号的延迟。本发明实现了对上电信号的延时调节。

    一种基于冗余结构的抗多位翻转锁存器电路

    公开(公告)号:CN118282357A

    公开(公告)日:2024-07-02

    申请号:CN202410357059.X

    申请日:2024-03-27

    Abstract: 本发明公开了一种基于冗余结构的抗多位翻转锁存器电路,其中抗翻转模块包括抗翻转电路、两个传输门电路和互锁环;抗翻转电路包括两个二输入C单元、两个三输入C单元、时钟控制C单元和四输入C单元,两个二输入C单元和第一三输入C单元的不同输入端从抗翻转的不同输入端获取信号,第二三输入C单元分别从两个二输入C单元和第一三输入C单元获取信号,时钟控制C单元从第二三输入C单元获取信号,四输入C单元分别从两个二输入C单元、时钟控制C单元和互锁环获取信号,两个传输门从第二三输入C单元获取信号,抗翻转从时钟控制C单元冗余模块、两个传输门和互锁环获取信号,信号输出模块从四输入C单元获取信号,能够有效抵抗多点意外翻转。

    一种应用于绝缘体上硅工艺的内置滤波抗单粒子翻转触发器结构

    公开(公告)号:CN120017014A

    公开(公告)日:2025-05-16

    申请号:CN202411892756.1

    申请日:2024-12-20

    Abstract: 一种应用于绝缘体上硅工艺的内置滤波抗单粒子翻转触发器结构,包括第一级堆叠时钟控制电路、第一级锁存反相器、第一级复制反相器、延迟电路、第一级数据信号堆叠电路、第二级堆叠时钟控制电路、第二级锁存反相器、第二级复制反相器、第二级数据信号堆叠电路和输出反相器电路。堆叠时钟控制电路用于控制主从锁存器的工作状态并保证自身受到单粒子轰击后数据正确;锁存反相器用于实现数据的传输和锁存;复制反相器用于提供冗余信号;延迟电路用于用延迟信号实现SET脉冲的过滤;数据信号堆叠电路用于实现数据锁存,并保证锁存器受到单粒子轰击后数据正确。本发明有效降低单粒子软错误问题,基于绝缘体上硅工艺特征开发,有效降低加固开销,易实现。

    一种FinFET工艺的冗余反馈锁存多层次抗单粒子加固触发器

    公开(公告)号:CN119298881A

    公开(公告)日:2025-01-10

    申请号:CN202410973826.X

    申请日:2024-07-19

    Abstract: 本发明涉及一种FinFET工艺的冗余反馈锁存多层次抗单粒子加固触发器,包括数据输入结构、时钟输入结构、四个时钟控制结构,延时结构、数据主锁存结构、数据从锁存结构和数据输出结构,触发器对数据主锁存结构和数据从锁存结构均使用冗余反馈电路锁存数据,并使用延时结构对一路数据进行延时以滤除数据端的外来单粒子瞬态脉冲,通过冗余反馈锁存结构和延时单元实现了电路对单粒子单位/多位翻转、单粒子瞬态的多维度加固,显著提高了触发器的抗单粒子辐射加固能力;此外本发明优选采用电路和版图结合的设计加固方法,对单位栅极间距内的Fin设计为最大数量,并对敏感节点处器件使用叉指结构,同时将敏感节点对隔离布局,进一步增强抗单粒子多位翻转能力。

    一种更少敏感节点的抗单粒子翻转锁存器电路结构

    公开(公告)号:CN119298901A

    公开(公告)日:2025-01-10

    申请号:CN202411211963.6

    申请日:2024-08-30

    Abstract: 本发明公开了一种更少敏感节点的抗单粒子翻转锁存器电路结构,包括:时钟滤波电路、延时滤波电路、锁存电路和堆叠反相器电路。时钟滤波电路用于过滤时钟端的单粒子瞬态脉冲并向所述的锁存电路提供时钟信号。延时滤波电路用于过滤数据端单粒子瞬态脉冲并向所述的锁存电路提供输入信号。锁存电路用于实现数据传输与锁存,并维持锁存状态下单粒子辐射后输出信号正确状态与电平纠正。堆叠反相器电路用于提供反相信号。设计的锁存器电路可实现单粒子瞬态加固与单粒子瞬态脉冲过滤,电路敏感节点少,加固效果好且简单易实现。

    一种自恢复的抗单粒子多位翻转锁存器电路结构

    公开(公告)号:CN119210404A

    公开(公告)日:2024-12-27

    申请号:CN202411202455.1

    申请日:2024-08-29

    Abstract: 本发明公开了一种自恢复的抗单粒子多位翻转锁存器电路结构,包括:时钟控制反相器电路、锁存单元、SEU监控单元、输出控制单元和反相器电路。第一时钟控制反相器电路的输出端接第一锁存单元的输入端和SEU监控单元的输入端;第二时钟控制反相器电路的输出端接第一锁存单元的输入端和SEU监控单元的输入端;第一锁存单元的输出端接SEU监控单元的输入端和输出控制单元的输入端;第三时钟控制反相器电路和第四时钟控制反相器电路的输出端分别接第二锁存单元的两个输入端;第二锁存单元的输出端接输出控制单元的输入端;SEU监控单元的输出端接输出控制单元的输入端。本发明具有良好的单粒子加固能力,可实现抗单粒子多位翻转加固。

Patent Agency Ranking