-
公开(公告)号：CN112086453A
公开(公告)日：2020-12-15
申请号：CN202010541797.1
申请日：2020-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L27/02 , H01L21/8238
Abstract: 一种多路复用器电路包括各自在X轴方向上延伸的第一鳍和第二鳍。第一、第二、第三和第四栅极在垂直于X轴方向的Y轴方向上延伸并且接触第一鳍和第二鳍。第一、第二、第三和第四栅极配置为分别接收第一、第二、第三和第四数据信号。第五、第六、第七和第八栅极在Y轴方向上延伸并且接触第一鳍和第二鳍、第五、第六、第七和第八栅极，并且配置为分别接收第一、第二、第三和第四选择信号。输入逻辑电路配置为在中间节点处提供输出。第九栅极在Y轴方向上延伸并且接触第一鳍和第二鳍。输出逻辑电路配置为在输出端子处提供第一、第二、第三和第四数据信号中所选择的一个。本发明的实施例还涉及形成多路复用器的方法。
-
公开(公告)号：CN106209026A
公开(公告)日：2016-12-07
申请号：CN201510352984.4
申请日：2015-06-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/012
CPC classification number: H03K3/356104 , G01R31/318541 , H03K3/037 , H03K3/356121
Abstract: 一种触发器电路，包括第一锁存器、第二锁存器和触发级。第一锁存器被配置为基于第一锁存器输入信号和时钟信号设置第一锁存器输出信号。第二锁存器被配置为基于第二锁存器输入信号和时钟信号设置第二锁存器输出信号。触发级被配置为基于第一锁存器输出信号生成第二锁存器输入信号。触发级被配置为基于第一锁存器输出信号和第二锁存器输出信号使第二锁存器输入信号具有不同的电压摆幅。
-
公开(公告)号：CN108281419B
公开(公告)日：2021-06-01
申请号：CN201711461305.2
申请日：2017-12-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 本发明的实施例提供了触发器电路的半导体标准单元和包括该单元的集成电路。触发器电路的半导体标准单元包括：沿着第一方向彼此基本平行地延伸的半导体鳍、设置在第一层级上并且沿着第一方向彼此基本平行地延伸的导电布线以及基本平行于基本垂直于第一方向的第二方向延伸并且形成在与第一层级不同的第二层级上的栅电极层。触发器电路包括由半导体鳍和栅电极层制成的晶体管，触发器接收数据输入信号，存储数据输入信号，并且响应于时钟信号输出指示存储的数据的数据输出信号，时钟信号是由半导体标准单元接收的唯一时钟信号，并且数据输入信号、时钟信号和数据输出信号通过至少导电布线在晶体管之中传输。
-
公开(公告)号：CN106998199A
公开(公告)日：2017-08-01
申请号：CN201611037283.2
申请日：2016-11-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/3562 , G06F1/10
CPC classification number: H03K3/35625 , H03K5/133 , H03K2005/00019 , H03K3/3562 , G06F1/10
Abstract: 一种触发器包括用以接收数据信号及扫描输入信号的主锁存器。所述主锁存器基于扫描使能信号向从锁存器提供数据信号或扫描输入信号中的一者。所述触发器包括用以基于输入时钟信号及所述扫描使能信号中的一者或两者而产生时钟信号的电路系统。第一时钟信号被提供至主锁存器且第二时钟信号被提供至从锁存器。当所述扫描使能信号具有第一逻辑电平时，所述第一时钟信号不包括与所述第二时钟信号的边沿跃迁同时发生的边沿跃迁。当所述扫描使能信号具有第二逻辑电平时，所述第一时钟信号包括与所述第二时钟信号的边沿跃迁同时发生的边沿跃迁。
-
公开(公告)号：CN113131903B
公开(公告)日：2025-02-28
申请号：CN202011607324.3
申请日：2020-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/037
Abstract: 一种包括多位触发器的电路，包括：多位触发器；连接到多位触发器的集成时钟门控电路；以及连接到集成时钟门控电路和多位触发器的控制电路。控制电路将对应于输入数据的多位触发器的输出数据与输入数据进行比较。控制电路基于将对应于输入数据的多位触发器的输出数据与多位触发器的输入数据进行比较来生成使能信号。控制电路将使能信号提供给集成时钟门控电路，其中，集成时钟门控电路基于使能信号向多位触发器提供时钟信号，从而使多位触发器触发。本发明的实施例还涉及操作多位触发器的方法。
-
Patent Agency Ranking
公开(公告)号：CN110380722B
公开(公告)日：2024-07-12
申请号：CN201910294446.2
申请日：2019-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185
Abstract: 一种集成电路，其特征在于，包含一输入电路、一位准移位器电路、一输出电路及一回授电路。输入电路与一第一电压供应连接，并用以接收第一输入信号及产生第二输入信号。位准移位器电路与输入电路耦接，并用以接收致能信号、第一输入信号或第二输入信号，以及响应于致能信号或第一输入信号产生第一信号。输出电路耦接于位准移位器电路，并用以接收第一信号及响应第一信号产生输出信号或回授信号组。回授电路耦接于位准移位器电路及输出电路，并用以接收致能信号、反相致能信号以及回授信号组。一种集成电路的操作方法亦在此揭露。透过本案提供的位准移位器电路、输出电路及回授电路，即可利用较少的电路元件操作运作于电压域中的电路，降低整体电路的功耗与面积。
-
公开(公告)号：CN113131903A
公开(公告)日：2021-07-16
申请号：CN202011607324.3
申请日：2020-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/037
Abstract: 一种包括多位触发器的电路，包括：多位触发器；连接到多位触发器的集成时钟门控电路；以及连接到集成时钟门控电路和多位触发器的控制电路。控制电路将对应于输入数据的多位触发器的输出数据与输入数据进行比较。控制电路基于将对应于输入数据的多位触发器的输出数据与多位触发器的输入数据进行比较来生成使能信号。控制电路将使能信号提供给集成时钟门控电路，其中，集成时钟门控电路基于使能信号向多位触发器提供时钟信号，从而使多位触发器触发。本发明的实施例还涉及操作多位触发器的方法。
-
公开(公告)号：CN107070446B
公开(公告)日：2021-06-08
申请号：CN201610962708.4
申请日：2016-11-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185
Abstract: 本发明公开了一种包括电平转换器和选择器的器件。电平转换器包括第一限流器。电平转换器配置为根据第一输入信号在第一限流器的第一端处生成第一输出信号，并且在第一限流器的第二端处生成第二输出信号。选择器配置为根据第一输入信号选择性地传送第一输出信号和第二输出信号中的一个。本发明还公开了半导体器件及其操作方法。
-
公开(公告)号：CN106209026B
公开(公告)日：2019-03-22
申请号：CN201510352984.4
申请日：2015-06-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/012
Abstract: 一种触发器电路，包括第一锁存器、第二锁存器和触发级。第一锁存器被配置为基于第一锁存器输入信号和时钟信号设置第一锁存器输出信号。第二锁存器被配置为基于第二锁存器输入信号和时钟信号设置第二锁存器输出信号。触发级被配置为基于第一锁存器输出信号生成第二锁存器输入信号。触发级被配置为基于第一锁存器输出信号和第二锁存器输出信号使第二锁存器输入信号具有不同的电压摆幅。
-
公开(公告)号：CN104702263B
公开(公告)日：2017-10-27
申请号：CN201410507544.7
申请日：2014-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/00
CPC classification number: H03K19/0016 , H03K3/033 , H03K19/0013
Abstract: 本发明提供了一种电路，包括：时钟触发块和逻辑电路。逻辑电路配置为基于逻辑电路接收的使能信号的逻辑电平而将信号输出至时钟触发块。时钟触发块配置为响应于时钟触发块接收的时钟信号和从逻辑电路接收的信号而输出输出信号。本发明还涉及低功率内部时钟门控单元和方法。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.033 seconds)
