公开(公告)号：CN106209026A

公开(公告)日：2016-12-07

申请号：CN201510352984.4

申请日：2015-06-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘祈麟 ,  谢尚志 ,  鲁立忠 ,  吴长余

IPC: H03K3/012

CPC classification number: H03K3/356104 ,  G01R31/318541 ,  H03K3/037 ,  H03K3/356121

Abstract: 一种触发器电路，包括第一锁存器、第二锁存器和触发级。第一锁存器被配置为基于第一锁存器输入信号和时钟信号设置第一锁存器输出信号。第二锁存器被配置为基于第二锁存器输入信号和时钟信号设置第二锁存器输出信号。触发级被配置为基于第一锁存器输出信号生成第二锁存器输入信号。触发级被配置为基于第一锁存器输出信号和第二锁存器输出信号使第二锁存器输入信号具有不同的电压摆幅。

公开(公告)号：CN106209026B

公开(公告)日：2019-03-22

申请号：CN201510352984.4

申请日：2015-06-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘祈麟 ,  谢尚志 ,  鲁立忠 ,  吴长余

IPC: H03K3/012

Abstract: 一种触发器电路，包括第一锁存器、第二锁存器和触发级。第一锁存器被配置为基于第一锁存器输入信号和时钟信号设置第一锁存器输出信号。第二锁存器被配置为基于第二锁存器输入信号和时钟信号设置第二锁存器输出信号。触发级被配置为基于第一锁存器输出信号生成第二锁存器输入信号。触发级被配置为基于第一锁存器输出信号和第二锁存器输出信号使第二锁存器输入信号具有不同的电压摆幅。

公开(公告)号：CN104702263B

公开(公告)日：2017-10-27

申请号：CN201410507544.7

申请日：2014-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘祈麟 ,  谢尚志 ,  鲁立忠 ,  汪孟学 ,  吴长余

IPC: H03K19/00

CPC classification number: H03K19/0016 ,  H03K3/033 ,  H03K19/0013

Abstract: 本发明提供了一种电路，包括：时钟触发块和逻辑电路。逻辑电路配置为基于逻辑电路接收的使能信号的逻辑电平而将信号输出至时钟触发块。时钟触发块配置为响应于时钟触发块接收的时钟信号和从逻辑电路接收的信号而输出输出信号。本发明还涉及低功率内部时钟门控单元和方法。

公开(公告)号：CN104702263A

公开(公告)日：2015-06-10

申请号：CN201410507544.7

申请日：2014-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘祈麟 ,  谢尚志 ,  鲁立忠 ,  汪孟学 ,  吴长余

IPC: H03K19/00

CPC classification number: H03K19/0016 ,  H03K3/033 ,  H03K19/0013

Abstract: 本发明提供了一种电路，包括：时钟触发块和逻辑电路。逻辑电路配置为基于逻辑电路接收的使能信号的逻辑电平而将信号输出至时钟触发块。时钟触发块配置为响应于时钟触发块接收的时钟信号和从逻辑电路接收的信号而输出输出信号。本发明还涉及低功率内部时钟门控单元和方法。