公开(公告)号：CN108988837A

公开(公告)日：2018-12-11

申请号：CN201810885066.1

申请日：2014-09-08

Applicant: 美光科技公司

Inventor： 克里斯托弗·文森特·安托万·劳伦特

IPC: H03K17/16 ,  H03K19/003

CPC classification number: H03K19/0016 ,  G06F17/5022 ,  G06F17/5045 ,  H03K19/20

Abstract: 本发明涉及用于集成电路中的泄漏电流减少的设备及方法。在一个方面中，一种IC可包含数字逻辑电路及极化电路。所述数字逻辑电路可具有多个输入且可包含多个逻辑门。所述极化电路可接收备用信号及包括多个位的数字输入信号。在所述备用信号被停用时，所述极化电路可基于所述数字输入信号而控制所述数字逻辑电路的所述多个输入。然而，在所述备用信号被激活时，所述极化电路可将所述数字逻辑电路的所述多个输入控制为低功率状态，相对于所述数字逻辑电路的至少一个其它状态，所述低功率状态与所述多个逻辑门的较小泄漏电流相关联。

公开(公告)号：CN108292658A

公开(公告)日：2018-07-17

申请号：CN201580083324.9

申请日：2015-09-25

Applicant: 英特尔公司

Inventor： R.里奥斯 ,  V.莱 ,  G.杜威 ,  J.T.卡瓦列罗斯

IPC: H01L27/04

CPC classification number: H03K19/0016 ,  G06F1/3203 ,  G06F17/5045 ,  G06F17/5068 ,  H01L27/0207 ,  H03K19/0008 ,  H03K19/0013 ,  H03K19/094

Abstract: 描述了在集成电路管芯的局部单元级别处的功率门控开关。在一个示例中，多个逻辑单元具有数据输入线和数据输出线以及电源输入以接收功率来驱动逻辑单元的电路。用于每个逻辑单元的功率开关被耦合在电源和相应的逻辑单元的电源输入之间以控制从电源连接到相应的逻辑单元的功率。

公开(公告)号：CN103973267B

公开(公告)日：2018-04-10

申请号：CN201310118959.0

申请日：2013-01-25

Applicant: 恩智浦美国有限公司

Inventor： 耿晓祥 ,  程志宏 ,  杜华斌 ,  檀苗林

IPC: H03K3/012

CPC classification number: H03K19/0016

Abstract: 本发明涉及具有电源模式控制缓冲器的电子器件。电子器件具有电源控制模块，其用于使所选的功能块在低电压工作模式中运行，而保持其它功能块被连续地供应电力。电源模式控制分配网络包括在分配树中的串联连接的缓冲器的链，该分配树用于将在公用输入端处接收电源模式控制信号分配至连接到各个功能块的各个输出端。在低电源工作模式中，电源控制模块使连续供应的电路供应给链的输出端处的输出缓冲器，而使供应至其它缓冲器的电力降低或切断。输出缓冲器包括反馈路径，其用于使在低电源工作模式之前输出缓冲器的状态在低电源工作模式期间锁存。

公开(公告)号：CN103163940B

公开(公告)日：2017-10-03

申请号：CN201210535320.8

申请日：2012-12-12

Applicant: 三星电子株式会社

Inventor： 金东根 ,  权纯喆 ,  金时永 ,  李宰坤 ,  许桢训

IPC: G06F1/04 ,  G06F1/32 ,  G06F9/445

CPC classification number: H03K5/04 ,  G06F1/08 ,  G06F1/324 ,  H03K19/0016 ,  H03K21/00 ,  H03K21/10 ,  Y02D10/126 ,  Y02D50/20

Abstract: 提供了一种片上系统，其包括时钟控制器，该时钟控制器被配置为基于至少一个功能块的工作状态从激活状态至空闲状态的改变，降低至少一个功能块的工作频率。在操作包括至少一个功能块的片上系统的方法中，基于至少一个功能块的工作状态从激活状态至空闲状态的改变，降低至少一个功能块的工作频率。降低的工作频率大于0。

公开(公告)号：CN106992770A

公开(公告)日：2017-07-28

申请号：CN201610041841.6

申请日：2016-01-21

Applicant: 华为技术有限公司

Inventor： 杨胜利 ,  黄兴

IPC: H03K5/15

CPC classification number: H03K19/0016 ,  G06F1/06 ,  G06F1/10 ,  G06F5/16 ,  G06F2217/62 ,  H03K19/0175 ,  H03K19/1737 ,  H03K21/026 ,  H03K2217/0054 ,  H03K5/15

Abstract: 本发明提供了一种时钟电路及传输时钟信号的方法。该时钟电路包括缓冲模块、N个多路选择器和N个门控时钟单元。缓冲模块包括一个输入端和N个输出端，用于增强输入端接收到的时钟信号的驱动能力，并从N个输出端输出增强驱动能力后的时钟信号，N个输出端与N个门控时钟单元的数据端一一连接。N个多路选择器的输出端与N个门控时钟单元的使能端一一连接。每个门控时钟单元用于根据使能端从对应的多路选择器的输出端接收的分频逻辑信号或门控逻辑信号以及数据端从缓冲模块的输出端接收的时钟信号，从输出端输出时钟信号。本发明的技术方案，可以缩短时钟路径，减低时钟源信号的传输时延和减少时钟电路的功耗。

公开(公告)号：CN104641559B

公开(公告)日：2017-07-21

申请号：CN201380049055.5

申请日：2013-08-29

Applicant: 法国大陆汽车公司 ,  大陆汽车有限公司

Inventor： J-M.托纳尔

IPC: H03K19/00 ,  G06F1/32 ,  B60R16/03

CPC classification number: B60R16/03 ,  B60R16/02 ,  G06F1/3234 ,  H03K19/0016

Abstract: 本发明涉及一种用于将机动车辆的计算机（1）保持在待机模式以及切换到启动模式的设备，所述计算机包括至少一个电开关（2），所述电开关（2）连接为使得所述电开关的初始状态改变构成触发所述计算机（1）切换的事件。根据本发明，该设备还包括电路（1a、2、3、3a），该电路（1a、2、3、3a）结合了每个电开关（2）以及设计为具有两种状态的电力电源（3），这两种状态为每个电开关（2）的一种电源导通状态以及阻断状态，在导通状态中它不产生功率消耗，导通状态在它的控制输入（3b）处没有信号时或者当接收到逻辑电平“0”的控制信号（Se）时获得，在阻断状态中它产生功率消耗，阻断状态在它的控制输入（3b）处出现逻辑电平“1”的控制信号（Se）时获得。

公开(公告)号：CN102998982B

公开(公告)日：2017-05-31

申请号：CN201210344606.8

申请日：2012-09-17

Applicant: 三星电子株式会社

Inventor： 金亨沃 ,  全宰汉 ,  崔晶然 ,  元孝植 ,  崔奎明

IPC: H03K19/00

CPC classification number: H03K19/0016 ,  H03K19/00361 ,  Y10T307/461 ,  Y10T307/951

Abstract: 一种电源控制电路连接在电源电压与逻辑电路之间以切换供应给逻辑电路的电源。该电源控制电路包括：多个第一电源选通单元（PGC），其并行接收外部模式改变信号；至少一个第二PGC，其与一个第一PGC连接；至少一个第三PGC，其与该至少一个第二PGC连接；以及至少一个第四PGC，其与该至少一个第三PGC连接。第二电源选通单元、第三PGC、和/或第四PGC可以包括多个电源选通单元。第二、第三、和第四多个PGC的至少之一具有串联连接的电源选通单元。第一到第四PGC的每一个切换响应于模式改变信号而切换供应的电源。

公开(公告)号：CN105718021A

公开(公告)日：2016-06-29

申请号：CN201510959074.2

申请日：2015-12-18

Applicant: 株式会社东芝

Inventor： 国江周市 ,  井上政则

IPC: G06F1/32

CPC classification number: H03K17/687 ,  G06F1/3203 ,  G06F1/3287 ,  H03K3/012 ,  H03K19/0008 ,  H03K19/0016 ,  Y02D10/171 ,  G06F1/3234

Abstract: 本发明涉及半导体装置及半导体系统。实施方式的半导体装置包含：电压线，被施加第1电压；第1电路，使用所述第1电压进行动作；及第2电路，对所述电压线与所述第1电路的连接进行控制。所述第2电路包含：1个以上的第1开关电路，根据第1控制信号而将所述第1电路与所述电压线连接；及第2开关电路，包含多个开关区，根据与所述第1控制信号不同的多个第2控制信号而将所述第1电路与所述电压线连接。

公开(公告)号：CN103684355B

公开(公告)日：2016-06-29

申请号：CN201310337046.8

申请日：2013-08-05

Applicant: 辉达公司

Inventor： 伊利亚斯·埃尔金 ,  扬戈 ,  乔纳·阿尔本

IPC: H03K3/012

CPC classification number: H03K3/356026 ,  H03K19/0016

Abstract: 门控时钟锁存器、对时钟信号进行门控的方法以及包含门控时钟锁存器或方法的集成电路。在一个实施例中，门控时钟锁存器包括：（1）传播电路，具有配置为由输入时钟信号所驱动的单个第一开关，（2）保持器电路，耦连到传播电路并具有配置为由输入时钟信号所驱动的单个第一开关以及（3）AND门，耦连到传播电路和保持器电路并具有耦连到传播电路中的第二开关和保持器电路中的第二开关的内部节点。

公开(公告)号：CN101939915B

公开(公告)日：2016-03-09

申请号：CN200880126520.X

申请日：2008-12-24

Applicant: 高通股份有限公司

Inventor： 孔小华 ,  卢·G·赤-奥恩 ,  杨赛森 ,  朱志

IPC: G06F1/32 ,  H03K19/00 ,  G06F9/38

CPC classification number: H03K19/0016 ,  G06F9/3871

Abstract: 本发明揭示异步管线中的泄漏控制的系统和方法。在一实施例中，在异步电路装置的操作级处从前一级接收信号，且响应于正发送到所述操作级的控制信号而激活与所述操作级相关联的开关以启用到所述操作级的电力。