-
公开(公告)号：CN107104101B
公开(公告)日：2019-02-15
申请号：CN201710397056.9
申请日：2015-07-22
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/092 , H01L27/118 , H01L21/336
Abstract: 提供了一种集成电路(IC)、一种半导体装置和一种标准单元库。集成电路(IC)可包括至少一个单元，所述至少一个单元包括：多条导线，沿第一方向延伸并且沿与第一方向垂直的第二方向彼此平行；第一接触件，分别设置在所述多条导线中的至少一条导线的两侧处；以及第二接触件，设置在所述至少一条导线和第一接触件上并通过电连接到所述至少一条导线和第一接触件而形成单个节点。
-
公开(公告)号：CN103207930A
公开(公告)日：2013-07-17
申请号：CN201310014808.0
申请日：2013-01-16
Applicant: 三星电子株式会社
IPC: G06F17/50
CPC classification number: G06F17/5031 , G06F17/5045 , G06F2217/84 , H01L27/0207
Abstract: 在设计包括施加体偏置的无抽头标准单元的片上系统的方法中，调整慢角时序参数，以通过反映正向体偏置来增加片上系统的运行速度分布的慢角，以及调整快角时序参数，以通过反映反向体偏置来减小片上系统的运行速度分布的快角。基于对应于增加的慢角的调整的慢角时序参数和对应于减小的快角的调整的快角时序参数来实现包括无抽头标准单元的片上系统。慢角时序参数对应于片上系统的运行速度设计窗口的最小值，并且快角时序参数对应于片上系统的运行速度设计窗口的最大值。
-
公开(公告)号：CN102998982A
公开(公告)日：2013-03-27
申请号：CN201210344606.8
申请日：2012-09-17
Applicant: 三星电子株式会社
IPC: G05B19/04
CPC classification number: H03K19/0016 , H03K19/00361 , Y10T307/461 , Y10T307/951
Abstract: 一种电源控制电路连接在电源电压与逻辑电路之间以切换供应给逻辑电路的电源。该电源控制电路包括：多个第一电源选通单元（PGC），其并行接收外部模式改变信号；至少一个第二PGC，其与一个第一PGC连接；至少一个第三PGC，其与该至少一个第二PGC连接；以及至少一个第四PGC，其与该至少一个第三PGC连接。第二电源选通单元、第三PGC、和/或第四PGC可以包括多个电源选通单元。第二、第三、和第四多个PGC的至少之一具有串联连接的电源选通单元。第一到第四PGC的每一个切换响应于模式改变信号而切换供应的电源。
-
公开(公告)号：CN101661525A
公开(公告)日：2010-03-03
申请号：CN200910170609.2
申请日：2009-08-28
Applicant: 三星电子株式会社
IPC: G06F17/50
CPC classification number: G06F17/5036
Abstract: 本发明提供一种估计半导体装置中的泄漏电流的方法。在估计半导体装置的泄漏电流的方法中，通过网格模型将包括多个单元的芯片划分为段。空间相关性被确定为涉及每个单元中的泄漏电流的工艺参数之间的空间相关性。通过算术地运算实际泄漏特性函数来产生单元的虚拟单元泄漏特性函数。通过算术地运算段中的每个单元的虚拟单元泄漏特性函数来产生段泄漏特性函数。然后，通过以统计学方式运算芯片中的每个段的段泄漏特性函数来产生全芯片泄漏特性函数。因此，可以显著地减小用于产生全芯片泄漏特性函数的Wilkinson的方法的计算负荷。
-
公开(公告)号：CN107066681B
公开(公告)日：2021-03-23
申请号：CN201710070632.9
申请日：2017-02-09
Applicant: 三星电子株式会社
IPC: G06F30/392 , G06F30/394 , G06F30/398 , H01L23/528 , H01L49/02 , G06F119/06 , G06F119/12 , H01L23/522 , H01L23/532
Abstract: 提供了一种制造集成电路的计算机实现方法、集成电路和限定集成电路的标准单元。制造集成电路的计算机实现方法包括：对限定集成电路的多个标准单元进行布局；从包括在布局的标准单元中的多个时序路径之中选择时序关键路径；以及从包括在时序关键路径中的多条线之中选择至少一条线作为至少一条时序关键线。所述计算机实现方法还包括：用气隙层对至少一条时序关键线进行预布线；对未选择的线进行布线；使用预布线的至少一条时序关键线和布线的未选择的线来生成布图；基于布图制造集成电路。
-
Patent Agency Ranking
公开(公告)号：CN103576717B
公开(公告)日：2017-10-27
申请号：CN201310316370.1
申请日：2013-07-25
Applicant: 三星电子株式会社
IPC: G05D23/20
CPC classification number: G06F1/3206 , G05D23/1919 , G06F1/20 , G06F1/324 , Y02D10/126
Abstract: 提出了一种半导体器件的温度控制方法。该温度控制方法包括：检测半导体器件的温度；当检测的温度高于第一温度水平时激活反向体偏置操作，在所述反向体偏置操作中对施加至半导体器件的功能模块的体偏置电压进行调节；以及当检测的温度高于与第一温度水平不同的第二温度水平时，激活热节流操作，在所述热节流操作中对提供给半导体器件的功能模块的驱动时钟频率以及施加至半导体器件的功能模块的驱动电压中的至少一个进行调节。
-
公开(公告)号：CN107104101A
公开(公告)日：2017-08-29
申请号：CN201710397056.9
申请日：2015-07-22
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/092 , H01L27/118 , H01L21/336
CPC classification number: H01L27/11807 , H01L27/0207 , H01L27/0924 , H01L29/42384 , H01L29/6681 , H01L29/785 , H01L2027/11875
Abstract: 提供了一种集成电路(IC)、一种半导体装置和一种标准单元库。集成电路(IC)可包括至少一个单元，所述至少一个单元包括：多条导线，沿第一方向延伸并且沿与第一方向垂直的第二方向彼此平行；第一接触件，分别设置在所述多条导线中的至少一条导线的两侧处；以及第二接触件，设置在所述至少一条导线和第一接触件上并通过电连接到所述至少一条导线和第一接触件而形成单个节点。
-
公开(公告)号：CN101661525B
公开(公告)日：2014-10-08
申请号：CN200910170609.2
申请日：2009-08-28
Applicant: 三星电子株式会社
IPC: G06F17/50
CPC classification number: G06F17/5036
Abstract: 本发明提供一种估计半导体装置中的泄漏电流的方法。在估计半导体装置的泄漏电流的方法中，通过网格模型将包括多个单元的芯片划分为段。空间相关性被确定为涉及每个单元中的泄漏电流的工艺参数之间的空间相关性。通过算术地运算实际泄漏特性函数来产生单元的虚拟单元泄漏特性函数。通过算术地运算段中的每个单元的虚拟单元泄漏特性函数来产生段泄漏特性函数。然后，通过以统计学方式运算芯片中的每个段的段泄漏特性函数来产生全芯片泄漏特性函数。因此，可以显著地减小用于产生全芯片泄漏特性函数的Wilkinson的方法的计算负荷。
-
公开(公告)号：CN103576717A
公开(公告)日：2014-02-12
申请号：CN201310316370.1
申请日：2013-07-25
Applicant: 三星电子株式会社
IPC: G05D23/20
CPC classification number: G06F1/3206 , G05D23/1919 , G06F1/20 , G06F1/324 , Y02D10/126
Abstract: 提出了一种半导体器件的温度控制方法。该温度控制方法包括：检测半导体器件的温度；当检测的温度高于第一温度水平时激活反向体偏置操作，在所述反向体偏置操作中对施加至半导体器件的功能模块的体偏置电压进行调节；以及当检测的温度高于与第一温度水平不同的第二温度水平时，激活热节流操作，在所述热节流操作中对提供给半导体器件的功能模块的驱动时钟频率以及施加至半导体器件的功能模块的驱动电压中的至少一个进行调节。
-
公开(公告)号：CN108205601B
公开(公告)日：2023-08-11
申请号：CN201711114373.1
申请日：2017-11-13
Applicant: 三星电子株式会社
IPC: G06F30/392
Abstract: 计算机实施的方法包括基于定义集成电路的设计数据来放置标准单元。通过执行无色布线来生成集成电路的布局。基于间隔约束，将包括在四重图案化光刻(QPL)层中的第一图案、第二图案、第三图案和第四图案布置在所放置的标准单元上。所生成的布局被存储到计算机可读存储介质。间隔约束定义了第一图案、第二图案、第三图案和第四图案之间的最小间隔。该方法包括将第一颜色、第二颜色、第三颜色和第四颜色分别地分配给第一图案、第二图案、第三图案和第四图案。基于布局生成掩膜。通过使用所生成的掩膜来制造半导体器件。第一图案、第二图案、第三图案和第四图案中的两个图案之间的间隔小于间隔约束中的相对应的间隔约束指示颜色违规。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.027 seconds)
