-
公开(公告)号：CN114465605A
公开(公告)日：2022-05-10
申请号：CN202110301305.6
申请日：2021-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K5/15
Abstract: 一种时脉分配系统、集成电路装置与时脉分配方法。时脉分配系统包括了时脉网格结构，此时脉网格结构包括了沿着第一轴延伸的多个第一金属图案、沿着第二轴延伸的多个第二金属图案、以及沿着第三轴延伸的多个第三金属图案。这些第一金属图案、第二金属图案及第三金属图案彼此电性连接。第二轴横跨第一轴，并且第三轴倾斜于第一轴与第二轴。
-
公开(公告)号：CN110875312A
公开(公告)日：2020-03-10
申请号：CN201910814741.6
申请日：2019-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L27/02 , H01L21/8238
Abstract: 一种集成电路包括第一类型一晶体管、第二类型一晶体管、第三类型一晶体管、及第四类型一晶体管。第一类型一晶体管及第三类型一晶体管是在类型一主动区域的第一部分中。集成电路包括在类型二主动区域的第一部分中的第一类型二晶体管。第一类型一晶体管具有栅极，此栅极设置为具有第一电源的第一电源电压。第一类型二晶体管具有栅极，此栅极设置为具有第一电源的第二电源电压。第三类型一晶体管具有栅极，此栅极设置为具有第二电源的第一电源电压。第三类型一晶体管具有与第一类型一晶体管的主动区域导电地连接的第一主动区域。
-
公开(公告)号：CN113131903B
公开(公告)日：2025-02-28
申请号：CN202011607324.3
申请日：2020-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/037
Abstract: 一种包括多位触发器的电路，包括：多位触发器；连接到多位触发器的集成时钟门控电路；以及连接到集成时钟门控电路和多位触发器的控制电路。控制电路将对应于输入数据的多位触发器的输出数据与输入数据进行比较。控制电路基于将对应于输入数据的多位触发器的输出数据与多位触发器的输入数据进行比较来生成使能信号。控制电路将使能信号提供给集成时钟门控电路，其中，集成时钟门控电路基于使能信号向多位触发器提供时钟信号，从而使多位触发器触发。本发明的实施例还涉及操作多位触发器的方法。
-
公开(公告)号：CN110380722B
公开(公告)日：2024-07-12
申请号：CN201910294446.2
申请日：2019-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185
Abstract: 一种集成电路，其特征在于，包含一输入电路、一位准移位器电路、一输出电路及一回授电路。输入电路与一第一电压供应连接，并用以接收第一输入信号及产生第二输入信号。位准移位器电路与输入电路耦接，并用以接收致能信号、第一输入信号或第二输入信号，以及响应于致能信号或第一输入信号产生第一信号。输出电路耦接于位准移位器电路，并用以接收第一信号及响应第一信号产生输出信号或回授信号组。回授电路耦接于位准移位器电路及输出电路，并用以接收致能信号、反相致能信号以及回授信号组。一种集成电路的操作方法亦在此揭露。透过本案提供的位准移位器电路、输出电路及回授电路，即可利用较少的电路元件操作运作于电压域中的电路，降低整体电路的功耗与面积。
-
公开(公告)号：CN113131903A
公开(公告)日：2021-07-16
申请号：CN202011607324.3
申请日：2020-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/037
Abstract: 一种包括多位触发器的电路，包括：多位触发器；连接到多位触发器的集成时钟门控电路；以及连接到集成时钟门控电路和多位触发器的控制电路。控制电路将对应于输入数据的多位触发器的输出数据与输入数据进行比较。控制电路基于将对应于输入数据的多位触发器的输出数据与多位触发器的输入数据进行比较来生成使能信号。控制电路将使能信号提供给集成时钟门控电路，其中，集成时钟门控电路基于使能信号向多位触发器提供时钟信号，从而使多位触发器触发。本发明的实施例还涉及操作多位触发器的方法。
-
Patent Agency Ranking
公开(公告)号：CN108959696B
公开(公告)日：2022-10-11
申请号：CN201810477545.X
申请日：2018-05-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , G06F30/32
Abstract: 本发明的实施例提供了扩展包括库的标准单元组的方法、系统和计算机可读介质。一种方法(扩展包括库的标准单元组的方法，该库被存储在非暂时性计算机可读介质上)包括：在基本标准单元的循环特设组中选择一个组从而产生所选的组，使得所选的组中的各基本标准单元具有连接以表示相应的逻辑电路，每个基本标准单元均表示逻辑门，并且所选的组相应地提供所选的逻辑功能，该所选的逻辑功能可以相应地表示为所选的布尔表达式；生成对应于所选的组的一个或多个宏标准单元；以及将一个或多个宏标准单元添加至标准单元组从而由此扩展该标准单元组；并且，该方法的至少一个方面由计算机的处理器执行。
-
公开(公告)号：CN113268941A
公开(公告)日：2021-08-17
申请号：CN202011057743.4
申请日：2020-09-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/32
Abstract: 本文中揭示关于包括节能的多位元储存系统的集成电路的实施例。在一个配置中，多位元储存系统包括第一储存电路、第二储存电路、预测电路及时脉门控电路。在一个态样中，第一储存电路回应于触发信号根据第一输入位元来更新第一输出位元，且第二储存电路回应于此触发信号根据第二输入位元来更新第二输出位元。在一个态样中，预测电路产生触发启用信号，此触发启用信号指示是否预测到第一输出位元或第二输出位元中的至少一者将改变状态。在一个态样中，时脉门控电路基于触发启用信号产生触发信号。
-
公开(公告)号：CN110380722A
公开(公告)日：2019-10-25
申请号：CN201910294446.2
申请日：2019-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185
Abstract: 一种集成电路，其特征在于，包含一输入电路、一位准移位器电路、一输出电路及一回授电路。输入电路与一第一电压供应连接，并用以接收第一输入信号及产生第二输入信号。位准移位器电路与输入电路耦接，并用以接收致能信号、第一输入信号或第二输入信号，以及响应于致能信号或第一输入信号产生第一信号。输出电路耦接于位准移位器电路，并用以接收第一信号及响应第一信号产生输出信号或回授信号组。回授电路耦接于位准移位器电路及输出电路，并用以接收致能信号或回授信号组。一种集成电路的操作方法亦在此揭露。透过本案提供的位准移位器电路、输出电路及回授电路，即可利用较少的电路元件操作运作于电压域中的电路，降低整体电路的功耗与面积。
-
公开(公告)号：CN112086453B
公开(公告)日：2024-01-05
申请号：CN202010541797.1
申请日：2020-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L27/02 , H01L21/8238
Abstract: 一种多路复用器电路包括各自在X轴方向上延伸的第一鳍和第二鳍。第一、第二、第三和第四栅极在垂直于X轴方向的Y轴方向上延伸并且接触第一鳍和第二鳍。第一、第二、第三和第四栅极配置为分别接收第一、第二、第三和第四数据信号。第五、第六、第七和第八栅极在Y轴方向上延伸并且接触第一鳍和第二鳍、第五、第六、第七和第八栅极，并且配置为分别接收第一、第二、第三和第四选择信号。输入逻辑电路配置为在中间节点处提供输出。第九栅极在Y轴方向上延伸并且接触第一鳍和第二鳍。输出逻辑电路配置为在输出端子处提供第一、第二、第三和第四数据信号中所选择的一个。本发明的实施例还涉及形成多路复用器的方法。
-
公开(公告)号：CN110350908B
公开(公告)日：2023-11-03
申请号：CN201910258790.6
申请日：2019-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175
Abstract: 本发明的实施例提供了数据保持电路以及方法。电路包括从锁存器，从锁存器包括第一输入端和输出端，第一输入端连接至主锁存器，以及保持锁存器，保持锁存器包括连接至输出端的第二输入端。主锁存器和从锁存器被配置为在具有第一电源电压电平的第一电源域中工作，保持锁存器被配置为在具有与第一电源电压电平不同的第二电源电压电平的第二电源域中工作，以及该电路还包括电平移位器，该电平移位器被配置为将信号电平从第一电源电压电平和第二电源电压电平中的一个移位为第一电源电压电平和第二电源电压电平中的另一个。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.028 seconds)
