-
公开(公告)号：CN116247059A
公开(公告)日：2023-06-09
申请号：CN202210927340.3
申请日：2022-08-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/118
Abstract: 本发明的实施例提供了一种IC器件，包括：沿第一方向延伸并且承载电源和参考电压中的一个的第一电源轨和第二电源轨；在第一电源轨和第二电源轨之间延伸并且承载电源和参考电压中的另一个的第三电源轨；以及多个晶体管，包括在第一电源轨和第二电源轨之间延伸的第一有源区至第四有源区、垂直于第一方向延伸的多个栅极结构，以及在第二方向上延伸穿过第三电源轨的第一导电段和第二导电段。第二有源区和第三有源区的每个都与第三电源轨相邻，第一导电段和第二导电段的每个都电连接至第二有源区和第三有源区的每个中的S/D结构，并且多个晶体管被配置为AOI、OAI和四输入NAND中的一个。本发明的实施例还提供了一种制造IC器件的方法。
-
公开(公告)号：CN110380722A
公开(公告)日：2019-10-25
申请号：CN201910294446.2
申请日：2019-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185
Abstract: 一种集成电路，其特征在于，包含一输入电路、一位准移位器电路、一输出电路及一回授电路。输入电路与一第一电压供应连接，并用以接收第一输入信号及产生第二输入信号。位准移位器电路与输入电路耦接，并用以接收致能信号、第一输入信号或第二输入信号，以及响应于致能信号或第一输入信号产生第一信号。输出电路耦接于位准移位器电路，并用以接收第一信号及响应第一信号产生输出信号或回授信号组。回授电路耦接于位准移位器电路及输出电路，并用以接收致能信号或回授信号组。一种集成电路的操作方法亦在此揭露。透过本案提供的位准移位器电路、输出电路及回授电路，即可利用较少的电路元件操作运作于电压域中的电路，降低整体电路的功耗与面积。
-
公开(公告)号：CN113141177A
公开(公告)日：2021-07-20
申请号：CN202110057326.8
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/20
Abstract: 一种时钟门控电路，包括NOR逻辑门、传输门、交叉耦合对的晶体管以及第一晶体管。NOR逻辑门耦合到第一节点，并接收第一使能信号和第二使能信号，并输出第一控制信号。传输门耦合在第一节点与第二节点之间，并接收第一控制信号、反相时钟输入信号和时钟输出信号。交叉耦合对的晶体管耦合在第二节点与输出节点之间，并接收至少第二控制信号。第一晶体管包括：被配置为接收反相时钟输入信号的第一栅极端子；耦合到输出节点的第一漏极端子；以及耦合到参考电源的第一源极端子。第一晶体管响应于反相时钟输入信号来调节时钟输出信号。本发明的实施例还涉及操作时钟门控电路的方法。
-
公开(公告)号：CN110380722B
公开(公告)日：2024-07-12
申请号：CN201910294446.2
申请日：2019-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185
Abstract: 一种集成电路，其特征在于，包含一输入电路、一位准移位器电路、一输出电路及一回授电路。输入电路与一第一电压供应连接，并用以接收第一输入信号及产生第二输入信号。位准移位器电路与输入电路耦接，并用以接收致能信号、第一输入信号或第二输入信号，以及响应于致能信号或第一输入信号产生第一信号。输出电路耦接于位准移位器电路，并用以接收第一信号及响应第一信号产生输出信号或回授信号组。回授电路耦接于位准移位器电路及输出电路，并用以接收致能信号、反相致能信号以及回授信号组。一种集成电路的操作方法亦在此揭露。透过本案提供的位准移位器电路、输出电路及回授电路，即可利用较少的电路元件操作运作于电压域中的电路，降低整体电路的功耗与面积。
-
公开(公告)号：CN116264453A
公开(公告)日：2023-06-16
申请号：CN202310151797.4
申请日：2023-02-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种集成电路(integrated circuit，IC)装置，包含一主闩锁电路，具有一第一时脉输入与一数据输出、一副闩锁电路，具有一第二时脉输入与一数据输入，电性耦接至该主闩锁电路的该数据输出、以及一时脉电路。该时脉电路通过一第一电连接电性耦接至该第一时脉输入，该第一电连接用以具有一第一时间延迟，该第一时间延迟介于该时脉线路与该第一时脉输入之间。该时脉电路通过一第二电连接电性耦接至该第二时脉输入，该第二电连接用以具有一第二时间延迟，该第二时间延迟介于该时脉电路与该第二时脉输入之间。该第一时间延迟长于该第二时间延迟。
-
Patent Agency Ranking
公开(公告)号：CN112583382A
公开(公告)日：2021-03-30
申请号：CN202011064307.X
申请日：2020-09-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/356
Abstract: 本揭露提供一种正反器。本文所述的电路、系统以及方法用于增加主从式正反器的保持时间。一种正反器包含用以接收扫描输入信号并产生延迟扫描输入信号的电路；用以接收数据信号以及延迟扫描输入信号的主闩锁器；耦接主闩锁器的从闩锁器。主闩锁器基于主闩锁器接收的扫描致能信号选择性提供数据信号或延迟扫描输入信号的一者至从闩锁器。
-
公开(公告)号：CN113141177B
公开(公告)日：2024-09-06
申请号：CN202110057326.8
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/20
Abstract: 一种时钟门控电路，包括NOR逻辑门、传输门、交叉耦合对的晶体管以及第一晶体管。NOR逻辑门耦合到第一节点，并接收第一使能信号和第二使能信号，并输出第一控制信号。传输门耦合在第一节点与第二节点之间，并接收第一控制信号、反相时钟输入信号和时钟输出信号。交叉耦合对的晶体管耦合在第二节点与输出节点之间，并接收至少第二控制信号。第一晶体管包括：被配置为接收反相时钟输入信号的第一栅极端子；耦合到输出节点的第一漏极端子；以及耦合到参考电源的第一源极端子。第一晶体管响应于反相时钟输入信号来调节时钟输出信号。本发明的实施例还涉及操作时钟门控电路的方法。
-
公开(公告)号：CN114975422A
公开(公告)日：2022-08-30
申请号：CN202210038662.2
申请日：2022-01-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/118
Abstract: 一种集成电路装置、产生其布局图的方法与其制造方法。集成电路(IC)装置包括基板及位于基板上方的单元。单元包括至少一个主动区及在至少一个主动区上延伸的至少一个栅极区。单元进一步包括至少一个输入/输出(IO)图案，IO图案用以将至少一个主动区及至少一个栅极区中的一或多者电耦合至单元外侧的外部电路。至少一个IO图案倾斜地延伸至至少一个主动区及至少一个栅极区两者。
-
公开(公告)号：CN114465605A
公开(公告)日：2022-05-10
申请号：CN202110301305.6
申请日：2021-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K5/15
Abstract: 一种时脉分配系统、集成电路装置与时脉分配方法。时脉分配系统包括了时脉网格结构，此时脉网格结构包括了沿着第一轴延伸的多个第一金属图案、沿着第二轴延伸的多个第二金属图案、以及沿着第三轴延伸的多个第三金属图案。这些第一金属图案、第二金属图案及第三金属图案彼此电性连接。第二轴横跨第一轴，并且第三轴倾斜于第一轴与第二轴。
-
公开(公告)号：CN117650780A
公开(公告)日：2024-03-05
申请号：CN202310986391.8
申请日：2023-08-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/173 , G01R31/28
Abstract: 本揭露提供一种系统、扫描正反器装置以及产生预定义输入或输出的方法。系统包括多个正反器装置及第一预设组合逻辑电路。多个正反器装置串联耦接在一起且经配置以接收扫描输入信号，基于扫描输入信号而捕获自多个正反器装置中的各正反器装置输出的数据，且产生包括经捕获数据的扫描输出信号。第一预设组合逻辑电路耦接至多个正反器装置中的第一正反器装置。第一预设组合逻辑电路包括多个晶体管且经配置以基于多个晶体管的选择性操作而覆写及设定至第一正反器装置的扫描输入信号或第一正反器装置的扫描输出信号。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.03 seconds)
