-
公开(公告)号：CN115223939A
公开(公告)日：2022-10-21
申请号：CN202210705582.8
申请日：2022-06-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 半导体器件的单元区包括沿第一方向延伸的第一隔离伪栅极和第二隔离伪栅极。半导体器件还包括沿第一方向延伸且位于第一隔离伪栅极与第二隔离伪栅极之间的第一栅极。该半导体器件包括沿第一方向延伸的第二栅极，第二栅极相对于垂直于第一方向的第二方向位于第一隔离伪栅极与第二隔离伪栅极之间。该半导体器件还包括第一有源区和第二有源区。第一有源区沿第二方向在第一隔离伪栅极与第二隔离伪栅极之间延伸。第一有源区在第二方向上具有第一长度，并且第二有源区在第二方向上具有不同于第一长度的第二长度。本发明的实施例还提供了半导体器件和形成半导体器件的方法。
-
公开(公告)号：CN112583382A
公开(公告)日：2021-03-30
申请号：CN202011064307.X
申请日：2020-09-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/356
Abstract: 本揭露提供一种正反器。本文所述的电路、系统以及方法用于增加主从式正反器的保持时间。一种正反器包含用以接收扫描输入信号并产生延迟扫描输入信号的电路；用以接收数据信号以及延迟扫描输入信号的主闩锁器；耦接主闩锁器的从闩锁器。主闩锁器基于主闩锁器接收的扫描致能信号选择性提供数据信号或延迟扫描输入信号的一者至从闩锁器。
-
公开(公告)号：CN117491853A
公开(公告)日：2024-02-02
申请号：CN202211145292.9
申请日：2022-09-20
Applicant: 台湾积体电路制造股份有限公司 , 台积电(南京)有限公司
IPC: G01R31/319
Abstract: 本公开涉及双向扫描触发器电路和方法。一种扫描触发器电路，包括：选择电路，包括第一和第二输入端耦合到第一和第二I/O节点；触发器电路，耦合到选择电路；第一驱动器，耦合在触发器电路与第一I/O节点之间；以及第二驱动器，耦合在触发器电路与第二I/O节点之间。选择电路和驱动器接收扫描方向信号。响应于扫描方向信号的第一逻辑电平，选择电路响应在第一输入端接收的第一信号，并且第二驱动器响应于触发器电路的输出信号而输出第二信号。响应于扫描方向信号的第二逻辑电平，选择电路响应在第二输入端接收的第三信号，并且第一驱动器响应于触发器电路的输出信号而输出第四信号。
-
公开(公告)号：CN116776807A
公开(公告)日：2023-09-19
申请号：CN202310461184.0
申请日：2023-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , G06F30/323
Abstract: 本发明的实施例提供了一种形成集成电路(IC)的方法，包括生成第一电路的网表、生成第一电路的第一单元布局、通过自动布局布线(APR)工具将第一单元布局放置在布局设计的第一区域中。第一电路被配置为非功能电路。第一电路包括彼此电断开的第一引脚和第二引脚。生成第一电路的网表包括将第一引脚和第二引脚指定为要连接在一起的第一组引脚。通过APR工具放置第一单元布局包括将第一组引脚中的第一引脚和第二引脚连接在一起，从而将第一电路改变为第二电路。第二电路被配置为第一电路的功能版本。本发明的实施例还提供了一种用于制造集成电路的系统以及一种非暂时性计算机可读介质。
-
公开(公告)号：CN113141177A
公开(公告)日：2021-07-20
申请号：CN202110057326.8
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/20
Abstract: 一种时钟门控电路，包括NOR逻辑门、传输门、交叉耦合对的晶体管以及第一晶体管。NOR逻辑门耦合到第一节点，并接收第一使能信号和第二使能信号，并输出第一控制信号。传输门耦合在第一节点与第二节点之间，并接收第一控制信号、反相时钟输入信号和时钟输出信号。交叉耦合对的晶体管耦合在第二节点与输出节点之间，并接收至少第二控制信号。第一晶体管包括：被配置为接收反相时钟输入信号的第一栅极端子；耦合到输出节点的第一漏极端子；以及耦合到参考电源的第一源极端子。第一晶体管响应于反相时钟输入信号来调节时钟输出信号。本发明的实施例还涉及操作时钟门控电路的方法。
-
Patent Agency Ranking
公开(公告)号：CN116247059A
公开(公告)日：2023-06-09
申请号：CN202210927340.3
申请日：2022-08-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/118
Abstract: 本发明的实施例提供了一种IC器件，包括：沿第一方向延伸并且承载电源和参考电压中的一个的第一电源轨和第二电源轨；在第一电源轨和第二电源轨之间延伸并且承载电源和参考电压中的另一个的第三电源轨；以及多个晶体管，包括在第一电源轨和第二电源轨之间延伸的第一有源区至第四有源区、垂直于第一方向延伸的多个栅极结构，以及在第二方向上延伸穿过第三电源轨的第一导电段和第二导电段。第二有源区和第三有源区的每个都与第三电源轨相邻，第一导电段和第二导电段的每个都电连接至第二有源区和第三有源区的每个中的S/D结构，并且多个晶体管被配置为AOI、OAI和四输入NAND中的一个。本发明的实施例还提供了一种制造IC器件的方法。
-
公开(公告)号：CN111834361B
公开(公告)日：2024-05-24
申请号：CN202010274858.2
申请日：2020-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 具有标准单元的半导体器件包括第一电源线、第二电源线、设置在衬底上方的第一全环栅场效应晶体管(GAA FET)以及设置在第一GAA FET之上的第二GAA FET。第一电源线和第二电源线位于彼此垂直不同的层级处。本发明的实施例还涉及制造半导体器件的方法。
-
公开(公告)号：CN117650780A
公开(公告)日：2024-03-05
申请号：CN202310986391.8
申请日：2023-08-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/173 , G01R31/28
Abstract: 本揭露提供一种系统、扫描正反器装置以及产生预定义输入或输出的方法。系统包括多个正反器装置及第一预设组合逻辑电路。多个正反器装置串联耦接在一起且经配置以接收扫描输入信号，基于扫描输入信号而捕获自多个正反器装置中的各正反器装置输出的数据，且产生包括经捕获数据的扫描输出信号。第一预设组合逻辑电路耦接至多个正反器装置中的第一正反器装置。第一预设组合逻辑电路包括多个晶体管且经配置以基于多个晶体管的选择性操作而覆写及设定至第一正反器装置的扫描输入信号或第一正反器装置的扫描输出信号。
-
公开(公告)号：CN117060891A
公开(公告)日：2023-11-14
申请号：CN202210744921.3
申请日：2022-06-28
Applicant: 台湾积体电路制造股份有限公司 , 台积电(南京)有限公司
IPC: H03K3/356
Abstract: 本公开提供了触发器、包括触发器的半导体器件及其制造方法。一种半导体器件，包括：单元区域，包括有源区域，在有源区域中形成有晶体管的组件；单元区域被布置为用作D触发器，其包括初级锁存器(具有第一休眠反相器和第一非休眠(NS)反相器)、次级锁存器(具有第二休眠反相器和第二NS反相器)、以及时钟缓冲器(具有第三NS反相器和第四NS反相器)。晶体管被分组：第一组具有标准阈值电压(Vt_std)；第二组具有低阈值电压(Vt_low)；并且可选的第三组具有高阈值电压(Vt_high)。构成第一NS反相器或第二NS反相器的晶体管具有Vt_low。替代地，单元区域的晶体管还被布置为用作扫描插入型D触发器(SDFQ)，其还包括多路复用器，并且多路复用器的晶体管具有Vt_low。
-
公开(公告)号：CN114513195A
公开(公告)日：2022-05-17
申请号：CN202210084437.2
申请日：2022-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/356
Abstract: 本发明的实施例提供了一种半导体器件及其逻辑系统和操作半导体器件的方法。半导体器件包括第一锁存电路和连接至第一锁存电路的第二锁存电路。第二锁存电路包括第一反馈电路和第一传输电路，第一反馈电路被配置为接收第一相位的第一时钟信号和第二相位的第二时钟信号，第一传输电路被配置为接收第二时钟信号和第三相位的第三时钟信号。第一反馈电路被配置为在第一传输电路被第二时钟信号和第三时钟信号开启之前被第一时钟信号和第二时钟信号关闭。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.036 seconds)
