-
公开(公告)号：CN102820052B
公开(公告)日：2015-09-02
申请号：CN201110399392.X
申请日：2011-12-01
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419
CPC classification number: G11C11/418 , G11C7/1012 , G11C7/18 , G11C11/413
Abstract: 一种SRAM多路复用装置包括多个局部多路复用器和一个全局多路复用器。每个局部多路复用器都与内存组相连接。全局多路复用器具有多个输入端，每个都与多个局部多路复用器的对应的输出端连接。响应于经过解码的地址，在读操作期间，局部多路复用器的输入被传送至全局多路复用器的对应的输入端。类似地，经过解码的地址使得全局多路复用器能够通过缓冲器将输入信号传送至数据输出端口。
-
公开(公告)号：CN101826840B
公开(公告)日：2013-03-13
申请号：CN201010106534.4
申请日：2010-01-28
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈彝梓
IPC: H03B5/20 , H03K3/011 , H03K3/0231
Abstract: 本发明公开了与处理变化无关的VDD独立振荡器，包括：正电源节点，用于提供正电源电压；以及恒定电流源，提供第一恒定电流并耦合至正电源节点。第一恒定电流与正电源节点无关。该振荡器还包括：充电电流源，被配置为提供第二恒定电流以给电容器充电，其中，第二恒定电流是第一恒定电流的镜像。该振荡器还包括：恒定电流源反相器，具有作为第一恒定电流的镜像的第三恒定电流。恒定电流源反相器被配置为将振荡器控制到处于恒定状态转变电压的转变状态。
-
公开(公告)号：CN113488095B
公开(公告)日：2024-02-23
申请号：CN202110680897.7
申请日：2021-06-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了一种设计电路的方法。该方法包括：设置电路；选择该电路中的第一NMOS鳍式场效应晶体管；以及将具有第一鳍数量的第一NMOS鳍式场效应晶体管替换为具有第二鳍数量的第二NMOS鳍式场效应晶体管和具有第三鳍数量的第三NMOS鳍式场效应晶体管，其中，第二鳍数量与第三鳍数量之和等于第一鳍数量。本发明的实施例还提供了一种SRAM器件。
-
公开(公告)号：CN113851165A
公开(公告)日：2021-12-28
申请号：CN202110163292.0
申请日：2021-02-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文关于一种存储系统及操作存储系统的方法，存储系统包括单位储存电路。单位储存电路中每一个邻接单位储存电路中邻近的一个。单位储存电路中每一个包括第一存储单元群组；第二存储单元群组；第一子字元线驱动器，其用来经由沿一方向延伸的第一子字元线将第一控制信号施加至第一存储单元群组；以及第二子字元线驱动器，其用来经由沿该方向延伸的第二子字元线将第二控制信号施加至第二存储单元群组。存储系统包括共用字元线驱动器，共用字元线驱动器邻接单位储存电路中的一个且用以经由沿该方向延伸的字元线将共用控制信号施加至单位储存电路。
-
公开(公告)号：CN106560895A
公开(公告)日：2017-04-12
申请号：CN201610750177.2
申请日：2016-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413 , G06F17/50
Abstract: 存储器器件包括：用于控制存储器器件的读操作或写操作的跟踪控制电路。跟踪控制电路包括多个跟踪单元，其中，跟踪单元的时序特性仿真位单元在存储器器件的写操作或读操作期间的时序特性。存储器器件还包括：用于配置跟踪控制电路的跟踪单元的数量的至少两条参考字线；和配置为激活至少两条参考字线中的一条或多条的选择电路。本发明的实施例还提供了能够在多种低压下工作而不降低性能的SRAM器件及其方法。
-
Patent Agency Ranking
公开(公告)号：CN102456387B
公开(公告)日：2015-03-11
申请号：CN201110174982.2
申请日：2011-06-22
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12
CPC classification number: G11C7/10 , G11C7/1012 , G11C7/106 , G11C7/1066
Abstract: 本发明涉及一种多工电路及使用一多工器输出数据的方法，所述多工电路包含多个第一电路和耦接至这些第一电路的输出的第二电路。配置这些第一电路的一第一电路，以接收第一数据线(data line)上的数据做为第一输入，和时脉信号做为第二输入，并提供输出信号至第一输出。在选择使用第一电路后，基于第一数据线的第一数据逻辑准位，来配置时脉信号、耦接至第二电路的第一电路的第一子电路、和第二电路，以提供第一输出逻辑准位至输出信号；并基于第一数据线的第二数据逻辑准位，来配置耦接至第一输出的第一电路的第二子电路，以提供第二输出逻辑准位至输出信号。
-
公开(公告)号：CN102346711B
公开(公告)日：2014-01-22
申请号：CN201010538321.9
申请日：2010-11-03
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F12/02
CPC classification number: G06F12/0875 , G06F11/1064 , H03M13/098
Abstract: 本发明提供一种内存组件以及制造内存的方法。内存组件包含卷标高速缓存阵列；配置以接收地址，并计算与输出前同位性(Pre-Parity)位的前同位性检查单元，其中前同位性位是从地址的所有位计算而得。配置比较器以比较由卷标高速缓存阵列读取的卷标与上述地址，并输出读取命中位。当卷标与地址相同时，读取命中位为真，而当卷标与地址不同时，则读取命中位为否。上述组件还包含简化的同位性检查单元，其是配置以接收并执行操作于前同位性位、读取命中位以及来自于卷标高速缓存阵列的一同位性位之上，借以输出读取同位性位。
-
公开(公告)号：CN102457253A
公开(公告)日：2012-05-16
申请号：CN201110314833.1
申请日：2011-10-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/3565
CPC classification number: H03K3/356121
Abstract: 本发明公开了一种触发器电路，其包括：在接收的时钟信号为低时输出高的充电信号的预充电电路；产生延迟时钟输入控制信号的延迟时钟输入电路，其中延迟时钟输入控制信号在时钟信号为高时具有与输入信号相同的值；一旦接收到充电信号和延迟时钟输入控制信号即产生电荷保持信号的电荷保持电路，其中该电荷保持信号在时钟信号为低时等于充电信号并且在时钟信号为高时等于延迟时钟输入控制信号；接收充电保持信号和时钟信号并产生反相电荷保持信号的分离器电路；被配置为接收反相电荷保持信号、当前状态信号和反相当前状态信号并产生当前状态信号和反相当前状态信号的存储电路。
-
公开(公告)号：CN101807165A
公开(公告)日：2010-08-18
申请号：CN201010002811.7
申请日：2010-01-12
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈彝梓
CPC classification number: G06F12/0895 , G06F11/073 , G06F11/0751 , G06F11/1064 , Y02D10/13
Abstract: 本发明提供了一种用于快速检测缓存命中的系统和方法，用于具有错误校正/检测能力的存储系统。用于确定存储地址的当前缓存状态的电路包括连接至缓冲存储器的错误检测单元、连接至缓冲存储器的比较单元、连接至比较单元的结果单元以及连接至结果单元和错误检测单元的选择单元。错误检测单元计算出现在存储于缓冲存储器中的数据中的错误的标识符，其中，数据与存储地址相关。比较单元将数据与存储地址的一部分进行比较，结果单元基于比较计算一组可能的当前缓存状态，以及选择单元基于标识符从该组可能的高速缓存中状态当前缓存状态选择高速缓存中状态当前缓存状态。
-
公开(公告)号：CN107871517A
公开(公告)日：2018-04-03
申请号：CN201710610945.9
申请日：2017-07-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/412 , G11C11/417
CPC classification number: G11C7/12 , G11C5/06 , G11C7/06 , G11C7/065 , G11C7/18 , G11C11/4074 , G11C11/4091 , G11C11/4094 , G11C11/4097 , G11C11/419 , G11C2207/002 , G11C11/412 , G11C11/417
Abstract: 本发明实施例涉及存储器装置及其操作方法。本发明实施例提供一种存储器装置，其包含存储器单元、局部位线、数据线、第一通过门电路及第二通过门电路以及感测放大器。所述局部位线耦合到所述存储器单元。所述第一通过门电路耦合到所述局部位线及所述数据线且经配置以将所述局部位线耦合到所述数据线。所述第二通过门电路耦合到所述数据线及所述全局位线且经配置以将所述数据线耦合到所述全局位线。所述感测放大器耦合到所述数据线。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.029 seconds)
