公开(公告)号：CN102820052B

公开(公告)日：2015-09-02

申请号：CN201110399392.X

申请日：2011-12-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈彝梓 ,  谢维哲 ,  赖蔡兴 ,  许铃芳 ,  谢豪泰

IPC: G11C11/419

CPC classification number: G11C11/418 ,  G11C7/1012 ,  G11C7/18 ,  G11C11/413

Abstract: 一种SRAM多路复用装置包括多个局部多路复用器和一个全局多路复用器。每个局部多路复用器都与内存组相连接。全局多路复用器具有多个输入端，每个都与多个局部多路复用器的对应的输出端连接。响应于经过解码的地址，在读操作期间，局部多路复用器的输入被传送至全局多路复用器的对应的输入端。类似地，经过解码的地址使得全局多路复用器能够通过缓冲器将输入信号传送至数据输出端口。

公开(公告)号：CN102347065A

公开(公告)日：2012-02-08

申请号：CN201110034692.8

申请日：2011-01-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈彝梓 ,  罗彬豪 ,  赖蔡兴 ,  陈佩蕙 ,  谢豪泰

IPC: G11C11/4063 ,  G11C11/4091 ,  G11C11/4097

CPC classification number: G11C11/4097 ,  G11C5/063

Abstract: 本发明揭露一种集成电路、装置及其制造方法。此集成电路包含存储阵列电路，此存储阵列电路具有数条位线，这些位线是以一共享布局间隙高度来耦接至数条位存储单元列。此存储阵列电路包含数个次阵列、数条多重分开位线以及感应放大器。在制造方法中，首先提供存储阵列。接着，将存储阵列中的位存储单元列分为m个区段。然后，将m条分开位线耦接至m个区段，以从位存储单元的选定一者接收数据。接着，将多重输入感应放大器耦接至m条分开位线。然后，在多重输入感应放大器中侦测从选定存储单元而来的数据，并从多重输入感应放大器输出全域位线信号。

公开(公告)号：CN102347065B

公开(公告)日：2014-01-01

申请号：CN201110034692.8

申请日：2011-01-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈彝梓 ,  罗彬豪 ,  赖蔡兴 ,  陈佩蕙 ,  谢豪泰

IPC: G11C11/4063 ,  G11C11/4091 ,  G11C11/4097

CPC classification number: G11C11/4097 ,  G11C5/063

Abstract: 本发明揭露一种集成电路、装置及其制造方法。此集成电路包含存储阵列电路，此存储阵列电路具有数条位线，这些位线是以一共享布局间隙高度来耦接至数条位存储单元列。此存储阵列电路包含数个次阵列、数条多重分开位线以及感应放大器。在制造方法中，首先提供存储阵列。接着，将存储阵列中的位存储单元列分为m个区段。然后，将m条分开位线耦接至m个区段，以从位存储单元的选定一者接收数据。接着，将多重输入感应放大器耦接至m条分开位线。然后，在多重输入感应放大器中侦测从选定存储单元而来的数据，并从多重输入感应放大器输出全域位线信号。

公开(公告)号：CN102820052A

公开(公告)日：2012-12-12

申请号：CN201110399392.X

申请日：2011-12-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈彝梓 ,  谢维哲 ,  赖蔡兴 ,  许铃芳 ,  谢豪泰

IPC: G11C11/419

CPC classification number: G11C11/418 ,  G11C7/1012 ,  G11C7/18 ,  G11C11/413

Abstract: 一种SRAM多路复用装置包括多个局部多路复用器和一个全局多路复用器。每个局部多路复用器都与内存组相连接。全局多路复用器具有多个输入端，每个都与多个局部多路复用器的对应的输出端连接。响应于经过解码的地址，在读操作期间，局部多路复用器的输入被传送至全局多路复用器的对应的输入端。类似地，经过解码的地址使得全局多路复用器能够通过缓冲器将输入信号传送至数据输出端口。