公开(公告)号：CN102347065B

公开(公告)日：2014-01-01

申请号：CN201110034692.8

申请日：2011-01-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈彝梓 ,  罗彬豪 ,  赖蔡兴 ,  陈佩蕙 ,  谢豪泰

IPC: G11C11/4063 ,  G11C11/4091 ,  G11C11/4097

CPC classification number: G11C11/4097 ,  G11C5/063

Abstract: 本发明揭露一种集成电路、装置及其制造方法。此集成电路包含存储阵列电路，此存储阵列电路具有数条位线，这些位线是以一共享布局间隙高度来耦接至数条位存储单元列。此存储阵列电路包含数个次阵列、数条多重分开位线以及感应放大器。在制造方法中，首先提供存储阵列。接着，将存储阵列中的位存储单元列分为m个区段。然后，将m条分开位线耦接至m个区段，以从位存储单元的选定一者接收数据。接着，将多重输入感应放大器耦接至m条分开位线。然后，在多重输入感应放大器中侦测从选定存储单元而来的数据，并从多重输入感应放大器输出全域位线信号。

公开(公告)号：CN102347065A

公开(公告)日：2012-02-08

申请号：CN201110034692.8

申请日：2011-01-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈彝梓 ,  罗彬豪 ,  赖蔡兴 ,  陈佩蕙 ,  谢豪泰

IPC: G11C11/4063 ,  G11C11/4091 ,  G11C11/4097

CPC classification number: G11C11/4097 ,  G11C5/063

Abstract: 本发明揭露一种集成电路、装置及其制造方法。此集成电路包含存储阵列电路，此存储阵列电路具有数条位线，这些位线是以一共享布局间隙高度来耦接至数条位存储单元列。此存储阵列电路包含数个次阵列、数条多重分开位线以及感应放大器。在制造方法中，首先提供存储阵列。接着，将存储阵列中的位存储单元列分为m个区段。然后，将m条分开位线耦接至m个区段，以从位存储单元的选定一者接收数据。接着，将多重输入感应放大器耦接至m条分开位线。然后，在多重输入感应放大器中侦测从选定存储单元而来的数据，并从多重输入感应放大器输出全域位线信号。