-
公开(公告)号：CN102456387B
公开(公告)日：2015-03-11
申请号：CN201110174982.2
申请日：2011-06-22
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12
CPC classification number: G11C7/10 , G11C7/1012 , G11C7/106 , G11C7/1066
Abstract: 本发明涉及一种多工电路及使用一多工器输出数据的方法，所述多工电路包含多个第一电路和耦接至这些第一电路的输出的第二电路。配置这些第一电路的一第一电路，以接收第一数据线(data line)上的数据做为第一输入，和时脉信号做为第二输入，并提供输出信号至第一输出。在选择使用第一电路后，基于第一数据线的第一数据逻辑准位，来配置时脉信号、耦接至第二电路的第一电路的第一子电路、和第二电路，以提供第一输出逻辑准位至输出信号；并基于第一数据线的第二数据逻辑准位，来配置耦接至第一输出的第一电路的第二子电路，以提供第二输出逻辑准位至输出信号。
-
公开(公告)号：CN102347065B
公开(公告)日：2014-01-01
申请号：CN201110034692.8
申请日：2011-01-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/4063 , G11C11/4091 , G11C11/4097
CPC classification number: G11C11/4097 , G11C5/063
Abstract: 本发明揭露一种集成电路、装置及其制造方法。此集成电路包含存储阵列电路，此存储阵列电路具有数条位线，这些位线是以一共享布局间隙高度来耦接至数条位存储单元列。此存储阵列电路包含数个次阵列、数条多重分开位线以及感应放大器。在制造方法中，首先提供存储阵列。接着，将存储阵列中的位存储单元列分为m个区段。然后，将m条分开位线耦接至m个区段，以从位存储单元的选定一者接收数据。接着，将多重输入感应放大器耦接至m条分开位线。然后，在多重输入感应放大器中侦测从选定存储单元而来的数据，并从多重输入感应放大器输出全域位线信号。
-
公开(公告)号：CN102456387A
公开(公告)日：2012-05-16
申请号：CN201110174982.2
申请日：2011-06-22
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12
CPC classification number: G11C7/10 , G11C7/1012 , G11C7/106 , G11C7/1066
Abstract: 本发明涉及一种多工电路及使用一多工器输出数据的方法，所述多工电路包含多个第一电路和耦接至这些第一电路的输出的第二电路。配置这些第一电路的一第一电路，以接收第一数据线(data line)做为第一输入，和时脉信号做为第二输入，并提供输出信号至第一电路输出。在选择使用第一电路后，基于第一数据线的第一数据逻辑准位，来配置时脉信号、耦接至第二电路的第一电路的第一子电路、和第二电路，以提供第一输出逻辑准位至输出信号；并基于第一数据线的第二数据逻辑准位，来配置耦接至第一电路输出的第一电路的第二子电路，以提供第二输出逻辑准位至输出信号。
-
公开(公告)号：CN102347065A
公开(公告)日：2012-02-08
申请号：CN201110034692.8
申请日：2011-01-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/4063 , G11C11/4091 , G11C11/4097
CPC classification number: G11C11/4097 , G11C5/063
Abstract: 本发明揭露一种集成电路、装置及其制造方法。此集成电路包含存储阵列电路，此存储阵列电路具有数条位线，这些位线是以一共享布局间隙高度来耦接至数条位存储单元列。此存储阵列电路包含数个次阵列、数条多重分开位线以及感应放大器。在制造方法中，首先提供存储阵列。接着，将存储阵列中的位存储单元列分为m个区段。然后，将m条分开位线耦接至m个区段，以从位存储单元的选定一者接收数据。接着，将多重输入感应放大器耦接至m条分开位线。然后，在多重输入感应放大器中侦测从选定存储单元而来的数据，并从多重输入感应放大器输出全域位线信号。
-
-
-
Search Results
4
records
(took 0.04 seconds)
