公开(公告)号：CN107886984A

公开(公告)日：2018-04-06

申请号：CN201710845641.0

申请日：2017-09-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘卡伊·阿加沃尔 ,  吴经纬 ,  杰米恩·巴拉特库玛·阿塞姆

IPC: G11C7/12 ,  G11C7/18

Abstract: 本发明提供了一种电路，该电路包括位线、具有第一电源电压电平的电源节点、具有参考电压电平的参考节点、连接在位线和电源节点之间的传输门以及连接在位线和参考节点之间的驱动器。传输门响应于第一信号将位线连接至电源节点，并且驱动器响应于第二信号将位线连接至参考节点。第一信号基于第一电源电压电平，并且第二信号基于参考电压电平和第一电源电压电平之间的第二电源电压电平。本发明还提供了存储器电路、用于写入位单元的电路和方法。

公开(公告)号：CN106560895A

公开(公告)日：2017-04-12

申请号：CN201610750177.2

申请日：2016-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘卡伊·阿加沃尔 ,  蔡睿哲 ,  李政宏 ,  陈建源 ,  郑基廷 ,  谢豪泰 ,  陈彝梓

IPC: G11C11/413 ,  G06F17/50

Abstract: 存储器器件包括：用于控制存储器器件的读操作或写操作的跟踪控制电路。跟踪控制电路包括多个跟踪单元，其中，跟踪单元的时序特性仿真位单元在存储器器件的写操作或读操作期间的时序特性。存储器器件还包括：用于配置跟踪控制电路的跟踪单元的数量的至少两条参考字线；和配置为激活至少两条参考字线中的一条或多条的选择电路。本发明的实施例还提供了能够在多种低压下工作而不降低性能的SRAM器件及其方法。

公开(公告)号：CN107403635B

公开(公告)日：2021-02-05

申请号：CN201710182966.5

申请日：2017-03-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏建国 ,  李政宏 ,  郑基廷 ,  廖宏仁 ,  张琮永 ,  陈炎辉 ,  潘卡伊·阿加沃尔 ,  廖忠志

IPC: G11C7/12 ,  G11C7/18

Abstract: 本发明实施例提供一种存储器宏及其操作方法。其中，存储器宏包含第一存储器单元阵列、第一跟踪电路及第一预充电电路。所述第一跟踪电路包含：第一组存储器单元，其响应于第一组控制信号而配置为第一组负载单元；第二组存储器单元，其响应于第二组控制信号而配置为第一组下拉单元；及第一跟踪位线，其耦合到所述第一组存储器单元及所述第二组存储器单元。所述第一组下拉单元及所述第一组负载单元经配置以跟踪所述第一存储器单元阵列的存储器单元。所述第一预充电电路耦合到所述第一跟踪位线，且经配置以响应于第三组控制信号而将所述第一跟踪位线充电到预充电电压电平。

公开(公告)号：CN107886984B

公开(公告)日：2020-12-11

申请号：CN201710845641.0

申请日：2017-09-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘卡伊·阿加沃尔 ,  吴经纬 ,  杰米恩·巴拉特库玛·阿塞姆

IPC: G11C7/12 ,  G11C7/18

Abstract: 本发明提供了一种电路，该电路包括位线、具有第一电源电压电平的电源节点、具有参考电压电平的参考节点、连接在位线和电源节点之间的传输门以及连接在位线和参考节点之间的驱动器。传输门响应于第一信号将位线连接至电源节点，并且驱动器响应于第二信号将位线连接至参考节点。第一信号基于第一电源电压电平，并且第二信号基于参考电压电平和第一电源电压电平之间的第二电源电压电平。本发明还提供了存储器电路、用于写入位单元的电路和方法。

公开(公告)号：CN106560895B

公开(公告)日：2019-12-10

申请号：CN201610750177.2

申请日：2016-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘卡伊·阿加沃尔 ,  蔡睿哲 ,  李政宏 ,  陈建源 ,  郑基廷 ,  谢豪泰 ,  陈彝梓

IPC: G11C11/413 ,  G06F17/50

Abstract: 存储器器件包括：用于控制存储器器件的读操作或写操作的跟踪控制电路。跟踪控制电路包括多个跟踪单元，其中，跟踪单元的时序特性仿真位单元在存储器器件的写操作或读操作期间的时序特性。存储器器件还包括：用于配置跟踪控制电路的跟踪单元的数量的至少两条参考字线；和配置为激活至少两条参考字线中的一条或多条的选择电路。本发明的实施例还提供了能够在多种低压下工作而不降低性能的SRAM器件及其方法。

公开(公告)号：CN107403635A

公开(公告)日：2017-11-28

申请号：CN201710182966.5

申请日：2017-03-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏建国 ,  李政宏 ,  郑基廷 ,  廖宏仁 ,  张琮永 ,  陈炎辉 ,  潘卡伊·阿加沃尔 ,  廖忠志

IPC: G11C7/12 ,  G11C7/18

Abstract: 本发明实施例提供一种存储器宏及其操作方法。其中，存储器宏包含第一存储器单元阵列、第一跟踪电路及第一预充电电路。所述第一跟踪电路包含：第一组存储器单元，其响应于第一组控制信号而配置为第一组负载单元；第二组存储器单元，其响应于第二组控制信号而配置为第一组下拉单元；及第一跟踪位线，其耦合到所述第一组存储器单元及所述第二组存储器单元。所述第一组下拉单元及所述第一组负载单元经配置以跟踪所述第一存储器单元阵列的存储器单元。所述第一预充电电路耦合到所述第一跟踪位线，且经配置以响应于第三组控制信号而将所述第一跟踪位线充电到预充电电压电平。