公开(公告)号：CN119724290A

公开(公告)日：2025-03-28

申请号：CN202311555071.3

申请日：2023-11-20

Applicant: 台积电(南京)有限公司 ,  台湾积体电路制造股份有限公司

Inventor： 刘俊丞 ,  朱智旻 ,  黄健羽 ,  李政宏 ,  廖宏仁

IPC: G11C11/419

Abstract: 本公开涉及存储器器件、写入辅助电路和方法。一种存储器器件包括：存储器单元，处于第一电源电压的第一电源域中；位线，耦合到所述存储器单元；和写入辅助电路。所述写入辅助电路包括：输入端；输出端，在所述存储器单元的写入操作中电耦合到所述位线；输入电路，电耦合到所述输入端；以及输出电路，电耦合在所述输入电路和所述输出端之间。所述输入电路处于不同于所述第一电源电压的第二电源电压的第二电源域中，并且所述输出电路处于所述第一电源域中。

公开(公告)号：CN110619904B

公开(公告)日：2021-09-14

申请号：CN201910519102.7

申请日：2019-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马合木提·斯楠吉尔 ,  陈炎辉 ,  林彦廷 ,  廖宏仁 ,  张琮永

IPC: G11C11/417 ,  G11C11/412

Abstract: 十二晶体管(12T)存储器单元用于存储器装置，其中，所述存储器装置包括：传输门、可操作地连接到所述传输门的交叉耦合反相器电路、和可操作地连接到所述交叉耦合反相器电路的三态反相器。所述交叉耦合反相器包括交叉耦合的另一三态反相器和反相器电路。公开了用于12T存储器单元的各种操作以及执行这些操作的电路。本发明的实施例还提供了电子装置和存储器装置的存储器单元的写入操作方法。

公开(公告)号：CN110729004B

公开(公告)日：2021-09-10

申请号：CN201910635960.8

申请日：2019-07-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 藤原英弘 ,  廖宏仁 ,  王俐文 ,  张琮永 ,  陈炎辉

IPC: G11C7/12 ,  G11C7/18 ,  G11C11/419

Abstract: 根据本申请的实施例，一种半导体存储器器件包括：本地写入位(LWB)线；本地写入位_bar(LWB_bar)线；全局写入位(GWB)线；全局写入位_bar(GWBL_bar)线；区段列，每区段包括位单元；位单元的每个包括锁存电路和将对应的LWB和LWB_bar线连接到锁存电路的第一通路栅极和第二通路栅极；以及分布式写入驱动布置。分布式写入驱动布置包括：全局写入驱动器，包括在GWB线和LWB线之间连接的第一反相器、以及在GWB_bar线和LWB_bar线之间连接的第二反相器；以及包括在每个区段的内部处的本地写入驱动器，每个本地写入驱动器包括在GWB线和LWB线之间连接的第三反相器；以及在GWB_bar线和LWB_bar线之间连接的第四反相器。本申请的实施例提供了半导体存储器器件和在分布式基础上在SRAM宏中写入‑驱动列的方法。

公开(公告)号：CN107017873B

公开(公告)日：2021-09-03

申请号：CN201611187515.2

申请日：2016-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 藤原英弘 ,  林志宇 ,  吴威震 ,  陈炎辉 ,  廖宏仁

IPC: H03K19/0175 ,  G11C11/419

Abstract: 根据本发明的一些实施例，提供了一种电路结构。电路结构包括第一晶体管、第二晶体管、存储节点和字线。两个晶体管中的每一个均包括栅极、源极和漏极。存储节点连接至第一晶体管的栅极。字线连接至第二晶体管的栅极。第一晶体管和所述第二晶体管串联连接。第一和第二阈值电压分别与第一和第二晶体管相关联，并且第一阈值电压低于第二阈值电压。

公开(公告)号：CN113314163A

公开(公告)日：2021-08-27

申请号：CN202110215393.8

申请日：2021-02-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张琮永 ,  藤原英弘 ,  廖宏仁 ,  陈炎辉 ,  王奕 ,  森阳纪

IPC: G11C7/12 ,  G11C8/08 ,  G11C7/10

Abstract: 电荷共享方案用于减轻单元电流的变化，以便为CIM计算获得更高的精度。在一些实施例中，电容器与每个SRAM单元相关联，并且与列中的所有SRAM单元相关联的电容器包括来平均化RBL电流。在一些实施例中，与CIM器件中的RBL相关联的存储器单元包括：存储元件，适于存储权重；第一开关器件，连接至存储元件并适于受输入信号控制，并生成具有指示输入信号与所存储权重的乘积的幅度。存储器单元还包括电容器，电容器适于接收乘积信号并存储与对应于乘积信号的幅度的电荷量。存储器单元还包括第二开关器件，第二开关器件适于将电容器上的电荷转移至RBL。本发明的实施例还涉及存储器器件、计算器件以及计算方法。

公开(公告)号：CN108122580B

公开(公告)日：2020-11-20

申请号：CN201711213794.X

申请日：2017-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 藤原英弘 ,  廖宏仁 ,  潘显裕 ,  林志宇 ,  陈炎辉 ,  林建呈

IPC: G11C15/04

Abstract: 本发明的实施例公开了一种单元结构及其工作方法。该单元结构包括：第一单元，包括第一组晶体管和第一数据锁存器；第二单元，包括第二组晶体管和第二数据锁存器；读端口单元，包括多个p型晶体管；搜索线和互补搜索线，搜索线和互补搜索线用作单元结构的输入端；以及主线，主线用作单元结构的输出端，第一单元连接至第二单元，第一单元和第二单元两者连接至读端口单元。根据一些实施例，第一数据锁存器包括第一p型晶体管和第二p型晶体管、第一n型晶体管和第二n型晶体管。

公开(公告)号：CN110660443A

公开(公告)日：2020-01-07

申请号：CN201910573698.9

申请日：2019-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 藤原英弘 ,  廖宏仁 ,  潘显裕 ,  林志宇 ,  陈炎辉 ,  赛赫尔·普列特·辛格

IPC: G11C16/34

Abstract: 公开了读辅助电路，读辅助电路包括分压器电路和多个写入线驱动器电路。分压器电路配置为将电源电压分压并且在所述分压器电路的输出处的源极写入线电压提供给多个写入线驱动器电路。每个写入线驱动器电路配置为接收源极写入线电压，并根据控制每个写入线驱动器电路的相应的独立使能信号选择性地将源极写入线电压应用于相应的写入线。本发明实施例还涉及一种存储器系统以及一种在读取操作期间将读辅助提供给多个存储器单元的方法。

公开(公告)号：CN110660417A

公开(公告)日：2020-01-07

申请号：CN201910538988.X

申请日：2019-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈炎辉 ,  藤原英弘 ,  廖宏仁 ,  张琮永

IPC: G11C7/10

Abstract: 一种电路包括记忆体阵列、用以将数据储存在记忆体阵列的记忆体单元中的写入电路、用以从记忆体阵列的记忆体单元撷取储存数据的读取电路、以及用以对所撷取的储存数据执行一或多个逻辑运算的计算电路。记忆体阵列在写入电路与读取电路之间定位。

公开(公告)号：CN110619904A

公开(公告)日：2019-12-27

申请号：CN201910519102.7

申请日：2019-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马合木提·斯楠吉尔 ,  陈炎辉 ,  林彦廷 ,  廖宏仁 ,  张琮永

IPC: G11C11/417 ,  G11C11/412

Abstract: 十二晶体管(12T)存储器单元用于存储器装置，其中，所述存储器装置包括：传输门、可操作地连接到所述传输门的交叉耦合反相器电路、和可操作地连接到所述交叉耦合反相器电路的三态反相器。所述交叉耦合反相器包括交叉耦合的另一三态反相器和反相器电路。公开了用于12T存储器单元的各种操作以及执行这些操作的电路。本发明的实施例还提供了电子装置和存储器装置的存储器单元的写入操作方法。

公开(公告)号：CN107045878B

公开(公告)日：2019-08-30

申请号：CN201610824118.5

申请日：2016-09-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张琮永 ,  郑基廷 ,  李政宏 ,  廖宏仁 ,  迈克尔·克林顿

IPC: G11C5/14 ,  G11C7/12 ,  G11C8/08

Abstract: 本发明提供了一种双轨存储器，双轨存储器可在第一电压和第二电压下工作，并且双轨存储器包括：在第一电压下工作的存储器阵列；配置为将存储器阵列的字线驱动至第一电压的字线驱动器；配置为传输输入数据信号或输出数据信号的数据路径；以及配置为生成到达存储器阵列、字线驱动器电路和数据路径的控制信号的控制电路；其中，数据路径和控制电路配置为在第一和第二电压这两种电压下工作。本发明还公开了相关的存储器宏和混合供电方法。