-
公开(公告)号：CN118354615A
公开(公告)日：2024-07-16
申请号：CN202410310693.8
申请日：2024-03-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种集成电路器件包括位于衬底前侧处的具有第一类型的沟道的第一晶体管和具有第二类型的沟道的第二晶体管。第一晶体管堆叠在第二晶体管上方。该集成电路器件还包括连接至第一晶体管的源极端子的电源线。第一晶体管具有被配置为接收控制信号的栅极端子，并且具有连接至第二晶体管的栅极端子和漏极端子两者的漏极端子。该集成电路器件还包括连接至第二晶体管的源极端子的存储器电源线、以及被配置为从存储器电源线接收电源电压的存储器电路。本申请的实施例还提供了形成集成电路器件的方法。
-
公开(公告)号：CN113257295B
公开(公告)日：2024-04-12
申请号：CN202110178972.X
申请日：2021-02-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供用于存储器电路的系统和方法，该存储器电路包括响应于位线信号线和位线条信号线且被配置为存储数据位的位单元。预充电电路被配置为在读取操作之前对位线和位线条信号线之一进行充电，其中预充电电路包括第一预充电组件和第二预充电组件，第一和第二预充电组件可单独控制以对位线和位线条信号线充电。本发明的实施例还涉及存储器电路及控制多级预充电电路的方法。
-
公开(公告)号：CN113744773B
公开(公告)日：2023-07-11
申请号：CN202110507456.7
申请日：2021-05-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了一种操作存储器件的方法。接收时钟信号。时钟信号的每个时钟循环启动存储器件中的写入操作或读取操作。然后确定功率小憩周期。将功率小憩周期与时钟循环周期进行比较，以确定功率小憩周期小于时钟信号的时钟循环。响应于确定功率小憩周期小于时钟循环周期而产生标头控制信号。标头控制信号关闭存储器件的组件的标头。本发明的实施例还提供了一种存储装置和存储器件。
-
公开(公告)号：CN109410995B
公开(公告)日：2022-10-11
申请号：CN201810934618.3
申请日：2018-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/4094 , G11C11/409
Abstract: 本发明的实施例提供了存储器件、物理不可复制功能(PUF)生成器及其生成签名的方法。物理不可复制功能(PUF)生成器包括第一感测放大器，第一感测放大器具有被配置为从多个存储单元的第一存储单元接收信号的第一输入端，以及被配置为从多个存储单元的第二存储单元接收信号的第二输入端。第一感测放大器被配置为比较多个存储单元的第一和第二存储单元的存取速度。基于存取速度的比较，第一感测放大器提供用于生成PUF签名的第一输出信号。控制器被配置为向第一感测放大器输出使能信号，控制器具有被配置为从第一存储单元的位线接收信号的第一输入端，以及被配置为从第二存储单元的位线接收信号的第二输入端。
-
公开(公告)号：CN108122580B
公开(公告)日：2020-11-20
申请号：CN201711213794.X
申请日：2017-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C15/04
Abstract: 本发明的实施例公开了一种单元结构及其工作方法。该单元结构包括：第一单元，包括第一组晶体管和第一数据锁存器；第二单元，包括第二组晶体管和第二数据锁存器；读端口单元，包括多个p型晶体管；搜索线和互补搜索线，搜索线和互补搜索线用作单元结构的输入端；以及主线，主线用作单元结构的输出端，第一单元连接至第二单元，第一单元和第二单元两者连接至读端口单元。根据一些实施例，第一数据锁存器包括第一p型晶体管和第二p型晶体管、第一n型晶体管和第二n型晶体管。
-
Patent Agency Ranking
公开(公告)号：CN107918743A
公开(公告)日：2018-04-17
申请号：CN201710777056.1
申请日：2017-08-31
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H04L9/3278 , G06F12/1408 , G06F21/44 , G06F21/73 , G06F2212/1052 , G06F2212/402 , G06F2221/2103
Abstract: 本揭露涉及基于静态随机存取存储器的认证电路。一种存储器装置包含：存储器块，其包含多个存储器位，其中每一位经配置以呈现第一逻辑状态；和认证电路，其耦合到所述多个存储器位，其中所述认证电路经配置以在经减小读取余裕条件或经减小写入余裕条件下存取第一位，以通过检测所述第一逻辑状态是否翻转到第二逻辑状态来确定所述第一位的稳定性，并基于至少所述第一位的所述经确定稳定性而产生物理不可复制功能PUF签名。
-
公开(公告)号：CN118714841A
公开(公告)日：2024-09-27
申请号：CN202410739923.2
申请日：2024-06-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种集成电路器件包括：第一和第二堆叠晶体管结构，包括位于半导体衬底中的相应第一、第二、第三和第四晶体管；第一和第二位线以及字线，位于半导体衬底的前侧或背侧之一上；以及电源线，位于前侧或背侧之另一者上。第一晶体管包括电连接到第一位线的源极/漏极(S/D)端子、电连接到第二晶体管的S/D端子的S/D端子、以及电连接到字线的栅极，第三晶体管包括电连接到第二位线的S/D端子、电连接到第四晶体管的S/D端子的S/D端子、以及电连接到字线的栅极，第二和第四晶体管包括电连接到电源线的S/D端子。本申请的实施例还提供了一种制造堆叠晶体管物理不可克隆功能器件的方法、物理不可克隆功能电路及集成电路器件。
-
公开(公告)号：CN118380028A
公开(公告)日：2024-07-23
申请号：CN202410349922.7
申请日：2024-03-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器单元，包括第一和第二传输通过门、读取字线和写入字线。第一传输通过门包括第一通过门晶体管和第二通过门晶体管。第二传输通过门包括第三通过门晶体管和第四通过门晶体管。读取字线在衬底的前侧上方的第一金属层上。写入字线在与衬底的前侧相对的衬底的背侧下方的第二金属层上。在写入操作期间，第一通过门晶体管和第三通过门晶体管响应于写入字线信号而接通。在接通第一通过门晶体管和第三通过门晶体管之后，在写入操作期间，响应于读取字线信号而接通第二通过门晶体管和第四通过门晶体管。本申请的实施例还公开了制造存储器单元的方法。
-
公开(公告)号：CN109410995A
公开(公告)日：2019-03-01
申请号：CN201810934618.3
申请日：2018-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/4094 , G11C11/409
Abstract: 本发明的实施例提供了存储器件、物理不可复制功能(PUF)生成器及其生成签名的方法。物理不可复制功能(PUF)生成器包括第一感测放大器，第一感测放大器具有被配置为从多个存储单元的第一存储单元接收信号的第一输入端，以及被配置为从多个存储单元的第二存储单元接收信号的第二输入端。第一感测放大器被配置为比较多个存储单元的第一和第二存储单元的存取速度。基于存取速度的比较，第一感测放大器提供用于生成PUF签名的第一输出信号。控制器被配置为向第一感测放大器输出使能信号，控制器具有被配置为从第一存储单元的位线接收信号的第一输入端，以及被配置为从第二存储单元的位线接收信号的第二输入端。
-
公开(公告)号：CN108122580A
公开(公告)日：2018-06-05
申请号：CN201711213794.X
申请日：2017-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C15/04
Abstract: 本发明的实施例公开了一种单元结构及其工作方法。该单元结构包括：第一单元，包括第一组晶体管和第一数据锁存器；第二单元，包括第二组晶体管和第二数据锁存器；读端口单元，包括多个p型晶体管；搜索线和互补搜索线，搜索线和互补搜索线用作单元结构的输入端；以及主线，主线用作单元结构的输出端，第一单元连接至第二单元，第一单元和第二单元两者连接至读端口单元。根据一些实施例，第一数据锁存器包括第一p型晶体管和第二p型晶体管、第一n型晶体管和第二n型晶体管。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.03 seconds)
