公开(公告)号：CN118317594A

公开(公告)日：2024-07-09

申请号：CN202410300661.X

申请日：2024-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟彥麟 ,  林高正 ,  吴威震 ,  李培源 ,  林建呈 ,  周群策 ,  黄千辉 ,  涂咏甯 ,  吴尚霖 ,  锺嘉哲 ,  洪佳琪 ,  詹伟闵 ,  陈炎辉

IPC: H10B10/00 ,  H01L23/528 ,  H01L27/092 ,  H01L27/02

Abstract: 一种集成电路(IC)器件，包括多个存储器区段。每个存储器区段包括多个存储器单元，以及电耦合到多个存储器单元并布置在IC器件的第一侧上的局部位线。IC器件还包括全局位线，全局位线电耦合到多个存储器区段，并且布置在IC器件的第二侧上。第二侧在集成电路器件的厚度方向上与第一侧相对。本申请的实施例还提供了存储器单元和操作存储器器件的方法。

公开(公告)号：CN118380028A

公开(公告)日：2024-07-23

申请号：CN202410349922.7

申请日：2024-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴威震 ,  林建呈 ,  黄千辉 ,  钟彥麟 ,  詹伟闵

IPC: G11C16/04 ,  G11C16/08

Abstract: 一种存储器单元，包括第一和第二传输通过门、读取字线和写入字线。第一传输通过门包括第一通过门晶体管和第二通过门晶体管。第二传输通过门包括第三通过门晶体管和第四通过门晶体管。读取字线在衬底的前侧上方的第一金属层上。写入字线在与衬底的前侧相对的衬底的背侧下方的第二金属层上。在写入操作期间，第一通过门晶体管和第三通过门晶体管响应于写入字线信号而接通。在接通第一通过门晶体管和第三通过门晶体管之后，在写入操作期间，响应于读取字线信号而接通第二通过门晶体管和第四通过门晶体管。本申请的实施例还公开了制造存储器单元的方法。

公开(公告)号：CN118159024A

公开(公告)日：2024-06-07

申请号：CN202410178575.6

申请日：2024-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟彥麟 ,  林高正 ,  詹伟闵 ,  陈炎辉

IPC: H10B20/25 ,  G11C11/412 ,  G11C11/418 ,  G11C11/419

Abstract: 一种双端口存储器单元，包括第一、第二、第三和第四通过门晶体管，以及第一和第二字线。第一通过门晶体管包括在第一层级上的第一栅极。第二通过门晶体管包括在低于第一层级的第二层级上的第二栅极。第三通过门晶体管包括在第一层级上的第三栅极。第四通过门晶体管包括在第二层级上的第四栅极。第一字线在衬底前侧上方的第一金属层上，并且耦合到对应于双端口存储器单元的第一端口的第一和第三通过门晶体管。第二字线在衬底的背侧下方的第二金属层上，并且耦合到对应于双端口存储器单元的第二端口的第二和第四通过门晶体管。本申请的实施例还公开了一种一种制造双端口存储器单元的方法。

公开(公告)号：CN118354615A

公开(公告)日：2024-07-16

申请号：CN202410310693.8

申请日：2024-03-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林建呈 ,  吴尚霖 ,  钟彥麟 ,  锺嘉哲

IPC: H10B80/00 ,  G11C11/40

Abstract: 一种集成电路器件包括位于衬底前侧处的具有第一类型的沟道的第一晶体管和具有第二类型的沟道的第二晶体管。第一晶体管堆叠在第二晶体管上方。该集成电路器件还包括连接至第一晶体管的源极端子的电源线。第一晶体管具有被配置为接收控制信号的栅极端子，并且具有连接至第二晶体管的栅极端子和漏极端子两者的漏极端子。该集成电路器件还包括连接至第二晶体管的源极端子的存储器电源线、以及被配置为从存储器电源线接收电源电压的存储器电路。本申请的实施例还提供了形成集成电路器件的方法。

公开(公告)号：CN118159017A

公开(公告)日：2024-06-07

申请号：CN202410178578.X

申请日：2024-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟彥麟 ,  林高正 ,  詹伟闵 ,  陈炎辉

IPC: H10B10/00 ,  G11C11/412

Abstract: 一种静态随机存取存储器(SRAM)包括：第一CFET堆叠和第二CFET堆叠，每个CFET堆叠包括在第一方向上堆叠在第二AR(例如，P型)上的第一有源区(AR)(例如，N型)，每个CFET堆叠表示互补FET(CFET)架构；第三CFET堆叠的上半部；第四CFET堆叠的下半部；第一CFET堆叠和第二CFET堆叠包括FET，FET包括SRAM的锁存器；第一CFET堆叠还包括FET，FET包括SRAM的第一端口和第三端口；第二CFET堆叠还包括FET，FET包括SRAM的第二端口和第四端口；第四CFET堆叠的下半部包括FET，FET包括SRAM的第五端口；并且第三CFET堆叠的上半部包括FET，FET包括SRAM的第六端口。本申请的实施例还涉及制造静态随机存取存储器的方法。