-
公开(公告)号：CN118038910A
公开(公告)日：2024-05-14
申请号：CN202410115356.3
申请日：2024-01-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器单元，包括第一、第二、第三和第四晶体管、第一和第二反相器以及第一和第二字线。第一反相器耦合到第一和第三晶体管。第二反相器耦合到第一反相器以及第一和第三晶体管。第一字线被配置为提供第一字线信号，位于衬底前侧上方的第一金属层上，并且耦合到第一和第三晶体管。第二字线被配置为提供第二字线信号，并且位于与衬底的前侧相反的衬底的背侧下方的第二金属层上，并且耦合到第二晶体管和第四晶体管。至少第一、第二、第三或第四晶体管在衬底的前侧上。本申请的实施例还公开了一种存储器单元阵列以及制造集成电路的方法。
-
公开(公告)号：CN113257295B
公开(公告)日：2024-04-12
申请号：CN202110178972.X
申请日：2021-02-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供用于存储器电路的系统和方法，该存储器电路包括响应于位线信号线和位线条信号线且被配置为存储数据位的位单元。预充电电路被配置为在读取操作之前对位线和位线条信号线之一进行充电，其中预充电电路包括第一预充电组件和第二预充电组件，第一和第二预充电组件可单独控制以对位线和位线条信号线充电。本发明的实施例还涉及存储器电路及控制多级预充电电路的方法。
-
公开(公告)号：CN113744773B
公开(公告)日：2023-07-11
申请号：CN202110507456.7
申请日：2021-05-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了一种操作存储器件的方法。接收时钟信号。时钟信号的每个时钟循环启动存储器件中的写入操作或读取操作。然后确定功率小憩周期。将功率小憩周期与时钟循环周期进行比较，以确定功率小憩周期小于时钟信号的时钟循环。响应于确定功率小憩周期小于时钟循环周期而产生标头控制信号。标头控制信号关闭存储器件的组件的标头。本发明的实施例还提供了一种存储装置和存储器件。
-
公开(公告)号：CN109410995B
公开(公告)日：2022-10-11
申请号：CN201810934618.3
申请日：2018-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/4094 , G11C11/409
Abstract: 本发明的实施例提供了存储器件、物理不可复制功能(PUF)生成器及其生成签名的方法。物理不可复制功能(PUF)生成器包括第一感测放大器，第一感测放大器具有被配置为从多个存储单元的第一存储单元接收信号的第一输入端，以及被配置为从多个存储单元的第二存储单元接收信号的第二输入端。第一感测放大器被配置为比较多个存储单元的第一和第二存储单元的存取速度。基于存取速度的比较，第一感测放大器提供用于生成PUF签名的第一输出信号。控制器被配置为向第一感测放大器输出使能信号，控制器具有被配置为从第一存储单元的位线接收信号的第一输入端，以及被配置为从第二存储单元的位线接收信号的第二输入端。
-
公开(公告)号：CN103972157A
公开(公告)日：2014-08-06
申请号：CN201310158833.6
申请日：2013-05-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L23/5226 , G06F17/5068 , G06F17/5077 , G06F2217/78 , H01L21/76838 , H01L23/481 , H01L23/528 , H01L27/11 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了用于多重图案化技术的导线布线，其中，一种方法包括：使用第一掩模在半导体衬底的第一层内形成多个参考电压图案，参考电压图案包括交替的第一参考电压图案和第二参考电压图案；以及使用第二掩模在半导体衬底的第一层内形成多个信号图案，多个信号图案中的图案位于连续的参考电压图案对之间。
-
Patent Agency Ranking
公开(公告)号：CN102262902B
公开(公告)日：2014-04-02
申请号：CN201010578477.X
申请日：2010-12-01
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C16/10
Abstract: 本发明提供一种字符线驱动器电路，用以驱动在一内存阵列中的一字符线。此字符线驱动器电路包含一NAND电路具有一对地址输入与一输出；一输出反向器具有一反向器电源供应节点、一输入耦合至NAND电路的输出、以及用以提供一字符线信号的一输出；一电源栅极耦合在一第一电源供应节点与反向器电源供应节点之间；以及一控制电路耦合至电源栅极。控制电路控制电源栅极，以使字符线驱动器电路响应于NAND电路的输出，而处于工作模式或待机模式。
-
公开(公告)号：CN102800355A
公开(公告)日：2012-11-28
申请号：CN201210021129.1
申请日：2012-01-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C7/227 , G11C11/418
Abstract: 本发明公开了SRAM定时单元装置和方法，具体公开了用于提供SRAM定时跟踪单元电路。在实施例中，该装置包括：SRAM阵列，该阵列包括成行和成列布置的静态随机存储器单元；多个字线，每个字线都沿着其中一行与存储器单元连接；时钟发生器，用于输出时钟信号；字线发生电路，用于响应于一个时钟信号在多个字线上产生脉冲，并且用于响应于一个时钟信号结束脉冲；跟踪单元，用于按照SRAM跟踪时间接收时钟信号以及向时钟发生电路输出字线脉冲结束信号；其中，跟踪单元进一步包括设置于SRAM阵列中并且串联的SRAM跟踪电路，用于提供指示SRAM跟踪时间的信号。本发明还公开了用于SRAM定时的方法。
-
公开(公告)号：CN102034532A
公开(公告)日：2011-04-27
申请号：CN201010502151.9
申请日：2010-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C5/147 , G11C11/417
Abstract: 本发明公开了一种用于产生数字保持电压的系统和方法，该系统包括：比较器，用于将工作电压与参考电压进行比较；控制逻辑单元，用于基于比较器对工作电压与参考电压的比较结果，选择性地将增量信号或者减量信号作为控制信号进行输出；以及设备模块，用于基于控制信号增大或者减小工作电压。
-
公开(公告)号：CN118042817A
公开(公告)日：2024-05-14
申请号：CN202311798192.0
申请日：2023-12-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器宏包括：输入/输出(I/O)电路，位于半导体晶圆中，存储器单元列，包括在半导体晶圆中远离I/O电路延伸的连续存储器单元的第一子集和第二子集，其中第一子集定位于I/O电路和第二子集之间，第一位线，耦接到I/O电路，并且沿着第一子集在半导体晶圆的前侧或背侧中的一个上延伸并且终止于第二子集，以及第二位线，耦接到I/O电路，并且沿着第一子集和第二子集在前侧或背侧中的另一个上延伸。第一子集的每个存储器单元电连接到第一位线，并且第二子集的每个存储器单元电连接到第二位线。本申请的实施例还涉及一种集成电路器件及制造存储器宏的方法。
-
公开(公告)号：CN105447222B
公开(公告)日：2018-09-25
申请号：CN201510603715.0
申请日：2015-09-21
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 本发明提供用于集成电路的工艺变化分析的方法及对应的系统。根据器件参数和工艺参数，生成描述集成电路的电子器件的网表。工艺参数包括电子器件单独的局部工艺参数和电子器件共用的全局工艺参数。识别关键电子器件，该关键电子器件包括对集成电路的设计规范的性能参数具有最大贡献的器件参数。确定用于关键电子器件的全局工艺参数和局部工艺参数的敏感度值。敏感度值代表一个或多个性能参数对关键电子器件的全局和局部工艺参数的变化有多敏感。基于敏感度值对Monte Carlo(MC)样本进行分类。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.033 seconds)
