-
公开(公告)号：CN111048132B
公开(公告)日：2021-12-21
申请号：CN201910963803.X
申请日：2019-10-11
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/412 , G11C11/417 , G11C5/14 , H03K17/687
Abstract: 电源开关控制电路包括配置为向存储器阵列供电的电源轨。第一头部开关将电源轨耦合到与第一电源域对应的第一电源。第二头部开关将电源轨耦合到与第二电源域对应的第二电源。控制电路配置为接收选择信号和关闭信号，并且响应于选择信号和关闭信号向第一头部开关和第二头部开关输出控制信号以选择性地将第一头部开关和第二头部开关分别耦合到第一电源和第二电源。控制电路配置为响应于关闭信号并且不考虑选择信号，将控制信号输出到第一头部开关和第二头部开关，以将第一头部开关和第二头部开关与第一电源和第二电源断开。本发明的实施例还涉及存储器器件和控制电源开关的方法。
-
公开(公告)号：CN102163450A
公开(公告)日：2011-08-24
申请号：CN201010203849.0
申请日：2010-06-12
Applicant: 台湾积体电路制造股份有限公司
Inventor： 杨振麟
IPC: G11C7/06
CPC classification number: G11C7/08
Abstract: 存储器包括连接至数据线的存储单元。读出放大器连接至数据线。电源节点具有第一电压。第一电压被提供至读出放大器。电荷泵电路连接至读出放大器。电荷泵电路被设置成在进行读取操作时向读出放大器提供第二电压。还公开了一种使用独立读出放大器电压的存储器读取方法。
-
公开(公告)号：CN113176872B
公开(公告)日：2024-03-26
申请号：CN202011635161.X
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器器件包括多个位线、多个字线和存储器单元阵列，该存储器单元阵列包括耦合到位线和字线的多个位单元。位单元中的每一个配置为在位线上呈现初始逻辑状态。电源端子耦合到存储器单元阵列。控制器耦合到字线和位线，并且配置为在RNG阶段期间将位线预充电到低于第一电压电平的第二电压电平，并且确定多个位单元的初始逻辑状态以生成随机数。第一电压电平是用于在SRAM阶段期间操作存储器单元阵列的电压电平。本发明的实施例还涉及随机数发生器及其操作方法。
-
公开(公告)号：CN109215695B
公开(公告)日：2020-11-06
申请号：CN201810584360.9
申请日：2018-06-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C5/14
Abstract: 电子器件包括内部电源导轨；多个第一主接头开关，用于将内部电源导轨耦合到第一电源；多个第二主接头开关，用于将内部电源导轨耦合到第二电源；辅助电路，包括用于将内部电源导轨耦合到第一电源的第一辅助接头开关和用于将内部电源导轨耦合到第二电源的第二辅助接头开关；反馈电路，反馈电路跟踪第一和第二主接头开关的状态；以及控制电路，控制电路响应于开关控制信号和反馈电路的输出来控制第一主接头开关、第二主接头开关以及第一和第二辅助接头开关。本发明提供了用于电子器件的电源转换方法及存储器件。
-
公开(公告)号：CN111048132A
公开(公告)日：2020-04-21
申请号：CN201910963803.X
申请日：2019-10-11
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/412 , G11C11/417 , G11C5/14 , H03K17/687
Abstract: 电源开关控制电路包括配置为向存储器阵列供电的电源轨。第一头部开关将电源轨耦合到与第一电源域对应的第一电源。第二头部开关将电源轨耦合到与第二电源域对应的第二电源。控制电路配置为接收选择信号和关闭信号，并且响应于选择信号和关闭信号向第一头部开关和第二头部开关输出控制信号以选择性地将第一头部开关和第二头部开关分别耦合到第一电源和第二电源。控制电路配置为响应于关闭信号并且不考虑选择信号，将控制信号输出到第一头部开关和第二头部开关，以将第一头部开关和第二头部开关与第一电源和第二电源断开。本发明的实施例还涉及存储器器件和控制电源开关的方法。
-
Patent Agency Ranking
公开(公告)号：CN102005246B
公开(公告)日：2014-05-07
申请号：CN201010267494.1
申请日：2010-08-27
Applicant: 台湾积体电路制造股份有限公司
Inventor： 杨振麟
CPC classification number: H01L27/0207 , H01L27/112 , H01L27/11226
Abstract: 一种只读存储器布局方法包括，接收设计只读存储器阵列的指令，产生只读存储器阵列的网表，产生表示半导体晶片上只读存储器阵列的实体布局的数据文件，以及存储数据文件于计算机可读取存储媒体。只读存储器阵列的指令定义第一元件的第一布局，其包括耦接至第一字线的第一位单元，一总线，可选择性耦接至具有第一电压电平的第一供应电源，耦接于第二字线的第二布局，以及具有绝缘装置的第三元件的第三布局，其与第二元件或其他第三元件共用一位线接点。第二元件排列于只读存储器阵列的边缘且包括具有一冗余装置。本发明中改善的只读存储器布局有助于减少布局引起的装置劣化效应以及其相关的工艺变异。
-
公开(公告)号：CN109309496B
公开(公告)日：2022-09-27
申请号：CN201810843894.9
申请日：2018-07-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H03L7/08
Abstract: 时钟电路包括第一锁存器，第二锁存器、第一触发器电路和时钟触发器电路。第一锁存器被配置为基于第一控制信号、使能信号和输出时钟信号生成第一锁存输出信号。第二锁存器连接至第一锁存器并且被配置为响应于第二控制信号生成输出时钟信号。第一触发器电路连接至第一锁存器和第二锁存器，并且被配置为响应于至少第一锁存输出信号或复位信号调整输出时钟信号。时钟触发器电路通过第一节点连接至第一锁存器和第一触发器电路，被配置为响应于输入时钟信号生成第一控制信号，并且被配置为基于至少第一控制信号控制第一锁存器和第一触发器电路。本发明的实施例还提供了一种操作时钟电路的方法。
-
公开(公告)号：CN108932957A
公开(公告)日：2018-12-04
申请号：CN201810196020.9
申请日：2018-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/06 , G11C11/419
CPC classification number: G11C11/419 , G11C5/14 , G11C7/08 , G11C11/418 , G11C7/062
Abstract: 本发明公开了一种在感测放大使能线上产生感测放大使能信号的方法。所述方法包括：在耦合到第一域电源的第一电路部分及耦合到第二域电源的第二电路部分处接收触发信号。所述第二域电源是与所述第一域电源分开且不同的。所述第一电路部分及所述第二电路部分各自进一步耦合到用于载送所述感测放大使能信号的所述感测放大使能线。对于第一时间周期，使用所述第一电路部分基于所述第一域电源产生所述感测放大使能信号的第一部分。并且，对于第二时间周期，使用所述第二电路部分基于所述第二域电源产生所述感测放大使能信号的第二部分。
-
公开(公告)号：CN109215702B
公开(公告)日：2021-08-24
申请号：CN201810689927.9
申请日：2018-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/10
Abstract: 本发明公开了用于可配置的存储器存储系统的各个实施例。可配置的存储器从多个工作电压信号中选择性地选择工作电压信号以动态地控制各个工作参数。例如，可配置的存储器存储从多个工作电压信号中选择性地选择最大工作电压信号以最大化读取/写入速度。作为另一实例，可配置的存储器存储从多个工作电压信号中选择性地选择最小工作电压信号以控制使功耗最小化。本发明还提供了选择电路，及可配置的存储器存储系统的操作方法。
-
公开(公告)号：CN109309496A
公开(公告)日：2019-02-05
申请号：CN201810843894.9
申请日：2018-07-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H03L7/08
Abstract: 时钟电路包括第一锁存器，第二锁存器、第一触发器电路和时钟触发器电路。第一锁存器被配置为基于第一控制信号、使能信号和输出时钟信号生成第一锁存输出信号。第二锁存器连接至第一锁存器并且被配置为响应于第二控制信号生成输出时钟信号。第一触发器电路连接至第一锁存器和第二锁存器，并且被配置为响应于至少第一锁存输出信号或复位信号调整输出时钟信号。时钟触发器电路通过第一节点连接至第一锁存器和第一触发器电路，被配置为响应于输入时钟信号生成第一控制信号，并且被配置为基于至少第一控制信号控制第一锁存器和第一触发器电路。本发明的实施例还提供了一种操作时钟电路的方法。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.028 seconds)
