-
公开(公告)号：CN109215702B
公开(公告)日：2021-08-24
申请号：CN201810689927.9
申请日：2018-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/10
Abstract: 本发明公开了用于可配置的存储器存储系统的各个实施例。可配置的存储器从多个工作电压信号中选择性地选择工作电压信号以动态地控制各个工作参数。例如，可配置的存储器存储从多个工作电压信号中选择性地选择最大工作电压信号以最大化读取/写入速度。作为另一实例，可配置的存储器存储从多个工作电压信号中选择性地选择最小工作电压信号以控制使功耗最小化。本发明还提供了选择电路，及可配置的存储器存储系统的操作方法。
-
公开(公告)号：CN109309496A
公开(公告)日：2019-02-05
申请号：CN201810843894.9
申请日：2018-07-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H03L7/08
Abstract: 时钟电路包括第一锁存器，第二锁存器、第一触发器电路和时钟触发器电路。第一锁存器被配置为基于第一控制信号、使能信号和输出时钟信号生成第一锁存输出信号。第二锁存器连接至第一锁存器并且被配置为响应于第二控制信号生成输出时钟信号。第一触发器电路连接至第一锁存器和第二锁存器，并且被配置为响应于至少第一锁存输出信号或复位信号调整输出时钟信号。时钟触发器电路通过第一节点连接至第一锁存器和第一触发器电路，被配置为响应于输入时钟信号生成第一控制信号，并且被配置为基于至少第一控制信号控制第一锁存器和第一触发器电路。本发明的实施例还提供了一种操作时钟电路的方法。
-
公开(公告)号：CN109215702A
公开(公告)日：2019-01-15
申请号：CN201810689927.9
申请日：2018-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/10
Abstract: 本发明公开了用于可配置的存储器存储系统的各个实施例。可配置的存储器从多个工作电压信号中选择性地选择工作电压信号以动态地控制各个工作参数。例如，可配置的存储器存储从多个工作电压信号中选择性地选择最大工作电压信号以最大化读取/写入速度。作为另一实例，可配置的存储器存储从多个工作电压信号中选择性地选择最小工作电压信号以控制使功耗最小化。本发明还提供了选择电路，及可配置的存储器存储系统的操作方法。
-
公开(公告)号：CN109215695A
公开(公告)日：2019-01-15
申请号：CN201810584360.9
申请日：2018-06-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C5/14
Abstract: 电子器件包括内部电源导轨；多个第一主接头开关，用于将内部电源导轨耦合到第一电源；多个第二主接头开关，用于将内部电源导轨耦合到第二电源；辅助电路，包括用于将内部电源导轨耦合到第一电源的第一辅助接头开关和用于将内部电源导轨耦合到第二电源的第二辅助接头开关；反馈电路，反馈电路跟踪第一和第二主接头开关的状态；以及控制电路，控制电路响应于开关控制信号和反馈电路的输出来控制第一主接头开关、第二主接头开关以及第一和第二辅助接头开关。本发明提供了用于电子器件的电源转换方法及存储器件。
-
公开(公告)号：CN104658597B
公开(公告)日：2017-10-20
申请号：CN201410031943.0
申请日：2014-01-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/417
CPC classification number: G11C8/10 , G11C7/02 , G11C8/14 , G11C11/418 , G11C11/419
Abstract: 本发明提供了用于存储单元的三维（3‑D）写辅助方案。一种集成电路包括存储单元阵列和写逻辑单元阵列。集成电路还包括写地址解码器，写地址解码器包括多个写输出端。写逻辑单元阵列电连接至多个写输出端。写逻辑单元阵列电连接至存储单元阵列。写逻辑单元阵列被配置为设置存储单元的工作电压。
-
Patent Agency Ranking
公开(公告)号：CN104051003B
公开(公告)日：2017-03-01
申请号：CN201310239318.0
申请日：2013-06-17
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419
CPC classification number: G11C7/22 , G11C11/419 , G11C2207/2227
Abstract: 一种用于改进SRAM的写操作的脉冲式动态LCV电路。该脉冲式动态LCV电路包括：具有多个可选择的降低的电源电压的电压调节电路和具有多个可选择的逻辑状态转换时序的时序调节电路，以用于可调节性地控制从被选择的降低的电源电压恢复到额定电源电压的转换的电压和时序。电压调节电路具有多个可选择的晶体管，其在独立被选择时具有进一步下拉降低的电源电压的累积效应。时序调节电路具有多个可选择的多路选择器，其在被独立选择用于延迟的电压转换时具有使提供给SRAM的电压延迟从降低的电源电压恢复到额定电源电压的累积效应。本发明还提供了用于存储器写数据操作的电路。
-
公开(公告)号：CN104051003A
公开(公告)日：2014-09-17
申请号：CN201310239318.0
申请日：2013-06-17
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419
CPC classification number: G11C7/22 , G11C11/419 , G11C2207/2227
Abstract: 一种用于改进SRAM的写操作的脉冲式动态LCV电路。该脉冲式动态LCV电路包括：具有多个可选择的降低的电源电压的电压调节电路和具有多个可选择的逻辑状态转换时序的时序调节电路，以用于可调节性地控制从被选择的降低的电源电压恢复到额定电源电压的转换的电压和时序。电压调节电路具有多个可选择的晶体管，其在独立被选择时具有进一步下拉降低的电源电压的累积效应。时序调节电路具有多个可选择的多路选择器，其在被独立选择用于延迟的电压转换时具有使提供给SRAM的电压延迟从降低的电源电压恢复到额定电源电压的累积效应。本发明还提供了用于存储器写数据操作的电路。
-
公开(公告)号：CN114708896A
公开(公告)日：2022-07-05
申请号：CN202110218704.6
申请日：2021-02-26
Applicant: 台湾积体电路制造股份有限公司 , 台积电(中国)有限公司
Abstract: 本公开涉及存储器电路及其操作方法。一种存储器电路，包括：NAND逻辑门、第一N型晶体管、第二N型晶体管、第一反相器和第一锁存器。NAND逻辑门被配置为接收第一位线信号和第二位线信号，并且生成第一信号。第一N型晶体管耦合至NAND逻辑门，并且被配置为接收第一预充电信号。第二N型晶体管耦合至第一N型晶体管和参考电压源，并且被配置为接收第一时钟信号。第一反相器耦合至NAND逻辑门，并且被配置为输出从第一信号反相的数据信号。第一锁存器耦合至NAND逻辑门，并且被配置为响应于至少第一时钟信号或第一预充电信号而锁存第一信号。
-
公开(公告)号：CN113129960A
公开(公告)日：2021-07-16
申请号：CN202011318640.9
申请日：2020-11-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/412 , G11C11/419
Abstract: 本文公开涉及一种集成电路，包括耦合到静态随机存取存储器(SRAM)的多个磁性隧道结(MTJ)单元。在一个方面，集成电路包括具有第一端口和第二端口的SRAM，以及耦合到SRAM的第一端口的一组传输晶体管。在一个方面，集成电路包括一组MTJ单元，其中一组MTJ单元中的每个耦合在选择线和一组传输晶体管中的对应一个之间。本申请的实施例还涉及存储器器件及其操作方法。
-
公开(公告)号：CN109215695B
公开(公告)日：2020-11-06
申请号：CN201810584360.9
申请日：2018-06-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C5/14
Abstract: 电子器件包括内部电源导轨；多个第一主接头开关，用于将内部电源导轨耦合到第一电源；多个第二主接头开关，用于将内部电源导轨耦合到第二电源；辅助电路，包括用于将内部电源导轨耦合到第一电源的第一辅助接头开关和用于将内部电源导轨耦合到第二电源的第二辅助接头开关；反馈电路，反馈电路跟踪第一和第二主接头开关的状态；以及控制电路，控制电路响应于开关控制信号和反馈电路的输出来控制第一主接头开关、第二主接头开关以及第一和第二辅助接头开关。本发明提供了用于电子器件的电源转换方法及存储器件。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.04 seconds)
