-
公开(公告)号：CN112951289B
公开(公告)日：2025-05-20
申请号：CN202010660312.0
申请日：2020-07-10
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/16
Abstract: 本揭露可提供一种编码器以及编码方法。编码器可包括第一级及第二级。第一级可被配置成接收第一输入，对第一输入进行解码，且产生包括经解码的第一输入的第一输出。第二级可被配置成接收第二输入，接收来自第一级的第一输出，且基于第二输入及第一输出将第一输入及第二输入从第一编码系统转换到第二编码系统。第二级可产生包括经转换的第一输入及经转换的第二输入的第二输出。
-
公开(公告)号：CN113314182B
公开(公告)日：2025-01-07
申请号：CN202110205516.X
申请日：2021-02-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器器件包含：存储单元阵列，包括多个存储单元，多个存储单元包括包含第一数据存储单元的多个数据存储单元和包含第一备份存储单元的多个备份存储单元；存储装置，存储配置成记录多个数据存储单元中的误差的误差表，误差表包含多个误差表条目，每一误差表条目对应于多个数据存储单元中的一个且具有地址和故障计数；以及控制器，配置成基于误差表用第一备份存储单元替换第一数据存储单元。
-
公开(公告)号：CN118413992A
公开(公告)日：2024-07-30
申请号：CN202410401132.9
申请日：2024-04-03
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林谷峰
IPC: H10B20/00 , H01L23/528
Abstract: 一种只读存储器(ROM)器件包括互补场效应晶体管(CFET)器件，该CFET器件具有第一类型的第一半导体器件和与第一类型不同的第二类型的第二半导体器件。第二半导体器件在第一半导体器件上方或下方。第一字线电耦合到第一半导体器件的栅极。第二字线电耦合到第二半导体器件的栅极。至少一个位线电耦合到第一半导体器件的第一源极/漏极或第二半导体器件的第一源极/漏极中的至少一个。本申请的实施例还提供了操作存储器器件的方法。
-
公开(公告)号：CN116230046A
公开(公告)日：2023-06-06
申请号：CN202310014055.7
申请日：2023-01-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/40
Abstract: 一种记忆体装置及其操作方法以及记忆体系统，记忆体装置包括：包括第一记忆体单元及第二记忆体单元的多个记忆体单元、连接至第一记忆体单元的第一位元线、连接至第二记忆体单元的第二位元线、连接至第一及第二记忆体单元的第一字元线、连接至第一位元线的第一控制晶体管、连接至第二位元线的第二控制晶体管、共同连接至第一及第二控制晶体管的第一多工器晶体管以及连接至第一多工器晶体管的感测放大器。
-
公开(公告)号：CN115020443A
公开(公告)日：2022-09-06
申请号：CN202210201389.0
申请日：2022-03-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/22
Abstract: 本发明实施例的一种半导体封装包括第一半导体器件及第二半导体器件。第一半导体器件包括第一半导体衬底、第一接合结构以及存储单元。第二半导体器件堆叠在第一半导体器件之上。第二半导体器件包括第二半导体衬底、位于第二介电层中的第二接合结构以及位于第二半导体衬底与第二接合结构之间的外围电路。第一接合结构与第二接合结构接合并设置在存储单元与外围电路之间，且存储单元与外围电路通过第一接合结构及第二接合结构电连接。
-
Patent Agency Ranking
公开(公告)号：CN110619901B
公开(公告)日：2021-10-15
申请号：CN201910522259.5
申请日：2019-06-17
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/16
Abstract: 用于生成参考电流的参考电路包括多个电阻元件，多个电阻元件包括至少一个磁隧道结(MTJ)。控制电路连接至至少一个MTJ的第一端子，并且被配置为选择性地使电流在正向和反向方向上流过至少一个MTJ以生成参考电流。本发明的实施例还涉及存储器件、生成参考电流的参考电路和方法。
-
公开(公告)号：CN113314182A
公开(公告)日：2021-08-27
申请号：CN202110205516.X
申请日：2021-02-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器器件包含：存储单元阵列，包括多个存储单元，多个存储单元包括包含第一数据存储单元的多个数据存储单元和包含第一备份存储单元的多个备份存储单元；存储装置，存储配置成记录多个数据存储单元中的误差的误差表，误差表包含多个误差表条目，每一误差表条目对应于多个数据存储单元中的一个且具有地址和故障计数；以及控制器，配置成基于误差表用第一备份存储单元替换第一数据存储单元。
-
公开(公告)号：CN112750478A
公开(公告)日：2021-05-04
申请号：CN202011196376.6
申请日：2020-10-30
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林谷峰
Abstract: 存储器器件包括：存储器单元阵列，具有以行和列布置的多个存储器单元，存储器单元的每行与字线相关联，存储器单元的每列与位线和源极线相关联。每个存储器单元包括：存储器件，耦接至位线，存储器件响应于位线处的位线信号在第一电阻状态和第二电阻状态之间是可选择的；以及选择器件，与存储器件串联连接并且耦接至源极线，选择器件配置为响应于字线处的字线信号提供至存储器件的访问。存储器器件还包括：字线驱动器和位线驱动器。第一数量的源极线并联连接。本申请的实施例还涉及形成存储器器件的方法和存储器单元。
-
公开(公告)号：CN119521658A
公开(公告)日：2025-02-25
申请号：CN202411560982.X
申请日：2024-11-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B12/00 , H10B63/00 , G11C11/408
Abstract: 本申请的实施例公开了存储器器件及其形成方法。存储器器件包括存储器阵列，该存储器阵列包括布置在多行上的多个存储器单元，所述行分别包括多个字线、耦合到偶数字线的第一组存储器单元和耦合到奇数字线的第二组存储器单元。偶数字线设置在垂直形成在衬底上方的多个金属化层中的第一层中，其中偶数字线沿第一横向延伸，并包括沿垂直于第一横向的第二横向延伸的第一缝合部分。奇数字线设置在多个金属化层中的第二层中，其中奇数字线沿第一横向延伸，并包括在第二横向延伸的第二缝合部分。
-
公开(公告)号：CN112750478B
公开(公告)日：2024-05-24
申请号：CN202011196376.6
申请日：2020-10-30
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林谷峰
Abstract: 存储器器件包括：存储器单元阵列，具有以行和列布置的多个存储器单元，存储器单元的每行与字线相关联，存储器单元的每列与位线和源极线相关联。每个存储器单元包括：存储器件，耦接至位线，存储器件响应于位线处的位线信号在第一电阻状态和第二电阻状态之间是可选择的；以及选择器件，与存储器件串联连接并且耦接至源极线，选择器件配置为响应于字线处的字线信号提供至存储器件的访问。存储器器件还包括：字线驱动器和位线驱动器。第一数量的源极线并联连接。本申请的实施例还涉及形成存储器器件的方法和存储器单元。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.033 seconds)
