-
公开(公告)号：CN113129960B
公开(公告)日：2024-06-25
申请号：CN202011318640.9
申请日：2020-11-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/412 , G11C11/419
Abstract: 本文公开涉及一种集成电路，包括耦合到静态随机存取存储器(SRAM)的多个磁性隧道结(MTJ)单元。在一个方面，集成电路包括具有第一端口和第二端口的SRAM，以及耦合到SRAM的第一端口的一组传输晶体管。在一个方面，集成电路包括一组MTJ单元，其中一组MTJ单元中的每个耦合在选择线和一组传输晶体管中的对应一个之间。本申请的实施例还涉及存储器器件及其操作方法。
-
公开(公告)号：CN113488088B
公开(公告)日：2024-06-07
申请号：CN202110685964.4
申请日：2021-06-21
Applicant: 台湾积体电路制造股份有限公司
Inventor： 喻鹏飞
Abstract: 一种存储器器件，包括多个存储器单元。每个存储器单元包括具有第一源极/漏极端子、第二源极/漏极端子和栅极的多栅极FeFET，该栅极具有多个铁电层，该铁电层被配置为使得铁电层中的每个具有相应的唯一切换电场。本发明的实施例还涉及一种操作存储器单元的方法。
-
公开(公告)号：CN113628643A
公开(公告)日：2021-11-09
申请号：CN202110837181.3
申请日：2021-07-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 偏置电压发生器包括第一电流路径、第一电压钳位器件和第一缓冲器。偏置电压发生器接收参考电压并基于参考电压和第一驱动电压之间的电压差生成第一偏置电压，第一电压钳位器件基于所述第一偏置电压通过将所述第一驱动电压施加至所述第一电流路径生成所述第一驱动电压，并且第一缓冲器接收第一偏置电压并基于第一偏置电压生成第二偏置电压。第二电流路径包括基于电阻的存储器件，第二电压钳位器件基于第二偏置电压生成第二驱动电压并将第二驱动电压施加至第二电流路径。本发明的实施例还涉及存储器电路及其操作方法。
-
公开(公告)号：CN113488088A
公开(公告)日：2021-10-08
申请号：CN202110685964.4
申请日：2021-06-21
Applicant: 台湾积体电路制造股份有限公司
Inventor： 喻鹏飞
Abstract: 一种存储器器件，包括多个存储器单元。每个存储器单元包括具有第一源极/漏极端子、第二源极/漏极端子和栅极的多栅极FeFET，该栅极具有多个铁电层，该铁电层被配置为使得铁电层中的每个具有相应的唯一切换电场。本发明的实施例还涉及一种操作存储器单元的方法。
-
公开(公告)号：CN113129964A
公开(公告)日：2021-07-16
申请号：CN202011624186.X
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419
Abstract: 一种存储器件，具有多个位单元，该多个位单元中的每个包括SRAM单元，该SRAM单元具有响应于在第一字线上接收的控制信号而选择性地可连接到第一位线的存储节点。每个位单元还包括MRAM单元，该MRAM单元响应于在第二字线上接收的控制信号而选择性地可连接到SRAM单元的存储节点。本发明的实施例还涉及操作存储器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN119521658A
公开(公告)日：2025-02-25
申请号：CN202411560982.X
申请日：2024-11-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B12/00 , H10B63/00 , G11C11/408
Abstract: 本申请的实施例公开了存储器器件及其形成方法。存储器器件包括存储器阵列，该存储器阵列包括布置在多行上的多个存储器单元，所述行分别包括多个字线、耦合到偶数字线的第一组存储器单元和耦合到奇数字线的第二组存储器单元。偶数字线设置在垂直形成在衬底上方的多个金属化层中的第一层中，其中偶数字线沿第一横向延伸，并包括沿垂直于第一横向的第二横向延伸的第一缝合部分。奇数字线设置在多个金属化层中的第二层中，其中奇数字线沿第一横向延伸，并包括在第二横向延伸的第二缝合部分。
-
公开(公告)号：CN113129964B
公开(公告)日：2025-01-03
申请号：CN202011624186.X
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419
Abstract: 一种存储器件，具有多个位单元，该多个位单元中的每个包括SRAM单元，该SRAM单元具有响应于在第一字线上接收的控制信号而选择性地可连接到第一位线的存储节点。每个位单元还包括MRAM单元，该MRAM单元响应于在第二字线上接收的控制信号而选择性地可连接到SRAM单元的存储节点。本发明的实施例还涉及操作存储器件的方法。
-
公开(公告)号：CN119132357A
公开(公告)日：2024-12-13
申请号：CN202410272111.1
申请日：2024-03-11
Applicant: 台湾积体电路制造股份有限公司
Inventor： 喻鹏飞
IPC: G11C11/401
Abstract: 提供一种反馈电路、记忆体装置及操作记忆体装置的方法。特别是提供限制一记忆体装置的一漏电流的方法。产生一读出电流，该读出电流是一记忆体装置的一记忆体单元阵列的一漏电流的一代表。产生具有一预设值的一参考电流。将该读出电流与该参考电流进行比较。基于该比较来产生一赋能信号。基于该赋能信号来调整施加至该记忆体单元阵列的多个字元线的一偏置电压。本揭示提供的方法有助于降低测试成本以及增加记忆体装置的效能。
-
公开(公告)号：CN115497524A
公开(公告)日：2022-12-20
申请号：CN202210102363.0
申请日：2022-01-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本案提供一种感测装置及制造感测放大器的方法，感测放大器包括具有第一输入栅极及第一漏极/源极端子的第一输入晶体管，具有第二输入栅极及第二漏极/源极端子的第二输入晶体管、闩锁电路及第一电容器。闩锁电路包括第一闩锁晶体管及第二闩锁晶体管，第一闩锁晶体管具有连接至第一漏极/源极端子的第三漏极/源极端子，第二闩锁晶体管具有连接至第二漏极/源极端子的第四漏极/源极端子。第一电容器在一侧连接至第一输入栅极并在另一侧连接至第四漏极/源极端子，以减少感测放大器中的耦合效应。
-
公开(公告)号：CN115101474A
公开(公告)日：2022-09-23
申请号：CN202210523144.X
申请日：2022-05-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , B82Y10/00 , B82Y40/00
Abstract: 本文公开具有栅极结构的不同配置的一种半导体装置及其制造方法。上述半导体装置包括：多个纳米结构通道区的一堆叠物，置于一鳍状物结构上；一第一栅极结构，置于上述纳米结构通道区的上述堆叠物内；一第二栅极结构，其在一第一轴的四周围绕上述第一栅极结构且在一第二轴的四周围绕上述纳米结构通道区的上述堆叠物，上述第二轴异于上述第一轴；以及一第一接触结构与一第二接触结构，分别置于上述第一栅极结构上及上述第二栅极结构上。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.025 seconds)
