-
公开(公告)号：CN105895149B
公开(公告)日：2018-12-28
申请号：CN201610069877.5
申请日：2016-02-01
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/414
Abstract: 本发明的实施例涉及一种电路，包括第一数据线、第二数据线、第一拉动器件、第二拉动器件、第三拉动器件和第四拉动器件。第一拉动器件被配置为：响应于第一控制信号而被激活或无效；以及被配置为：当第一拉动器件被激活时，基于第二数据线处的第二信号，将第一数据线处的第一信号拉向第一电压的电压电平。第二拉动器件被配置为：响应于第二控制信号而被激活或无效；以及被配置为：当第二拉动器件被激活时，基于在第一数据线处的第一信号，将第二数据线处的第二信号拉向第一电压的电压电平。
-
公开(公告)号：CN109215702B
公开(公告)日：2021-08-24
申请号：CN201810689927.9
申请日：2018-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/10
Abstract: 本发明公开了用于可配置的存储器存储系统的各个实施例。可配置的存储器从多个工作电压信号中选择性地选择工作电压信号以动态地控制各个工作参数。例如，可配置的存储器存储从多个工作电压信号中选择性地选择最大工作电压信号以最大化读取/写入速度。作为另一实例，可配置的存储器存储从多个工作电压信号中选择性地选择最小工作电压信号以控制使功耗最小化。本发明还提供了选择电路，及可配置的存储器存储系统的操作方法。
-
公开(公告)号：CN109215702A
公开(公告)日：2019-01-15
申请号：CN201810689927.9
申请日：2018-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/10
Abstract: 本发明公开了用于可配置的存储器存储系统的各个实施例。可配置的存储器从多个工作电压信号中选择性地选择工作电压信号以动态地控制各个工作参数。例如，可配置的存储器存储从多个工作电压信号中选择性地选择最大工作电压信号以最大化读取/写入速度。作为另一实例，可配置的存储器存储从多个工作电压信号中选择性地选择最小工作电压信号以控制使功耗最小化。本发明还提供了选择电路，及可配置的存储器存储系统的操作方法。
-
公开(公告)号：CN104658597B
公开(公告)日：2017-10-20
申请号：CN201410031943.0
申请日：2014-01-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/417
CPC classification number: G11C8/10 , G11C7/02 , G11C8/14 , G11C11/418 , G11C11/419
Abstract: 本发明提供了用于存储单元的三维（3‑D）写辅助方案。一种集成电路包括存储单元阵列和写逻辑单元阵列。集成电路还包括写地址解码器，写地址解码器包括多个写输出端。写逻辑单元阵列电连接至多个写输出端。写逻辑单元阵列电连接至存储单元阵列。写逻辑单元阵列被配置为设置存储单元的工作电压。
-
公开(公告)号：CN104051003B
公开(公告)日：2017-03-01
申请号：CN201310239318.0
申请日：2013-06-17
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419
CPC classification number: G11C7/22 , G11C11/419 , G11C2207/2227
Abstract: 一种用于改进SRAM的写操作的脉冲式动态LCV电路。该脉冲式动态LCV电路包括：具有多个可选择的降低的电源电压的电压调节电路和具有多个可选择的逻辑状态转换时序的时序调节电路，以用于可调节性地控制从被选择的降低的电源电压恢复到额定电源电压的转换的电压和时序。电压调节电路具有多个可选择的晶体管，其在独立被选择时具有进一步下拉降低的电源电压的累积效应。时序调节电路具有多个可选择的多路选择器，其在被独立选择用于延迟的电压转换时具有使提供给SRAM的电压延迟从降低的电源电压恢复到额定电源电压的累积效应。本发明还提供了用于存储器写数据操作的电路。
-
Patent Agency Ranking
公开(公告)号：CN105895149A
公开(公告)日：2016-08-24
申请号：CN201610069877.5
申请日：2016-02-01
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/414
CPC classification number: G11C11/419 , G11C7/10 , G11C7/12 , G11C7/18 , G11C7/22 , G11C8/06 , G11C8/18 , H01L27/1104 , H01L27/1116 , G11C11/414
Abstract: 本发明的实施例涉及一种电路，包括第一数据线、第二数据线、第一拉动器件、第二拉动器件、第三拉动器件和第四拉动器件。第一拉动器件被配置为：响应于第一控制信号而被激活或无效；以及被配置为：当第一拉动器件被激活时，基于第二数据线处的第二信号，将第一数据线处的第一信号拉向第一电压的电压电平。第二拉动器件被配置为：响应于第二控制信号而被激活或无效；以及被配置为：当第二拉动器件被激活时，基于在第一数据线处的第一信号，将第二数据线处的第二信号拉向第一电压的电压电平。
-
公开(公告)号：CN103226968B
公开(公告)日：2016-08-03
申请号：CN201210545840.7
申请日：2012-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12
CPC classification number: G11C7/12 , G11C7/106 , G11C7/1087 , G11C7/18 , G11C11/419 , G11C2207/005
Abstract: 本发明涉及存储器及其操作方法，其中，一种存储器包括多个存储块、多条全局位线、公共预充电电路以及选择电路。每个存储块都包括一对位线以及连接至一对位线的多个存储单元。每条全局位线都连接至至少一个存储块。预充电电路被配置为一次将一条全局位线预充电至预充电电压。选择电路连接在预充电电路和全局位线之间，并且被配置为一次将一条全局位线连接至预充电电路。
-
公开(公告)号：CN104051003A
公开(公告)日：2014-09-17
申请号：CN201310239318.0
申请日：2013-06-17
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419
CPC classification number: G11C7/22 , G11C11/419 , G11C2207/2227
Abstract: 一种用于改进SRAM的写操作的脉冲式动态LCV电路。该脉冲式动态LCV电路包括：具有多个可选择的降低的电源电压的电压调节电路和具有多个可选择的逻辑状态转换时序的时序调节电路，以用于可调节性地控制从被选择的降低的电源电压恢复到额定电源电压的转换的电压和时序。电压调节电路具有多个可选择的晶体管，其在独立被选择时具有进一步下拉降低的电源电压的累积效应。时序调节电路具有多个可选择的多路选择器，其在被独立选择用于延迟的电压转换时具有使提供给SRAM的电压延迟从降低的电源电压恢复到额定电源电压的累积效应。本发明还提供了用于存储器写数据操作的电路。
-
公开(公告)号：CN102682836A
公开(公告)日：2012-09-19
申请号：CN201110399964.4
申请日：2011-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413 , G11C29/18
CPC classification number: G11C29/846
Abstract: 本发明提供用于解决垂直双位故障的行冗余的方案，具体地，公开了一种电路，包括被配置为存储第一行地址的故障地址寄存器，连接到故障地址寄存器的行地址修改器，其中，行地址修改器被配置为修改从故障地址寄存器接收到的第一行地址，从而生成第二行地址。第一比较器被配置为接收和比较第一行地址和第三行地址。第二比较器被配置为接收和比较第二行地址和第三行地址。第一行地址和第二行地址是存储器中的故障行地址。
-
公开(公告)号：CN102682836B
公开(公告)日：2015-05-27
申请号：CN201110399964.4
申请日：2011-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413 , G11C29/18
CPC classification number: G11C29/846
Abstract: 本发明提供用于解决垂直双位故障的行冗余的方案，具体地，公开了一种电路，包括被配置为存储第一行地址的故障地址寄存器，连接到故障地址寄存器的行地址修改器，其中，行地址修改器被配置为修改从故障地址寄存器接收到的第一行地址，从而生成第二行地址。第一比较器被配置为接收和比较第一行地址和第三行地址。第二比较器被配置为接收和比较第二行地址和第三行地址。第一行地址和第二行地址是存储器中的故障行地址。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.034 seconds)
