公开(公告)号：CN114695362A

公开(公告)日：2022-07-01

申请号：CN202110649226.4

申请日：2021-06-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林耕庆 ,  陆则宪 ,  张盟昇 ,  黄家恩 ,  杨荣平 ,  陈炎辉

IPC: H01L27/112

Abstract: 一种集成电路结构与集成电路只读记忆体结构的制造方法，集成电路只读记忆体结构包括第一只读记忆体晶体管与第二只读记忆体晶体管。第一只读记忆体晶体管具有第一栅极电极、第一源极与第一漏极。第二只读记忆体晶体管具有第二栅极电极、第二源极与第二漏极。漏极导线是位于第一漏极与第二漏极上，且是介于第一漏极与第二漏极之间。第一漏极、漏极导线与第二漏极是介于第一栅极电极与第二栅极电极之间。第一沟槽隔离结构用以电性隔离第一漏极与第一源极，第一源极位于第一栅极电极的下方。

公开(公告)号：CN105895149B

公开(公告)日：2018-12-28

申请号：CN201610069877.5

申请日：2016-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨皓义 ,  黄家恩 ,  李政宏 ,  林耕庆 ,  杨荣平

IPC: G11C11/414

Abstract: 本发明的实施例涉及一种电路，包括第一数据线、第二数据线、第一拉动器件、第二拉动器件、第三拉动器件和第四拉动器件。第一拉动器件被配置为：响应于第一控制信号而被激活或无效；以及被配置为：当第一拉动器件被激活时，基于第二数据线处的第二信号，将第一数据线处的第一信号拉向第一电压的电压电平。第二拉动器件被配置为：响应于第二控制信号而被激活或无效；以及被配置为：当第二拉动器件被激活时，基于在第一数据线处的第一信号，将第二数据线处的第二信号拉向第一电压的电压电平。

公开(公告)号：CN105895149A

公开(公告)日：2016-08-24

申请号：CN201610069877.5

申请日：2016-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨皓义 ,  黄家恩 ,  李政宏 ,  林耕庆 ,  杨荣平

IPC: G11C11/414

CPC classification number: G11C11/419 ,  G11C7/10 ,  G11C7/12 ,  G11C7/18 ,  G11C7/22 ,  G11C8/06 ,  G11C8/18 ,  H01L27/1104 ,  H01L27/1116 ,  G11C11/414

Abstract: 本发明的实施例涉及一种电路，包括第一数据线、第二数据线、第一拉动器件、第二拉动器件、第三拉动器件和第四拉动器件。第一拉动器件被配置为：响应于第一控制信号而被激活或无效；以及被配置为：当第一拉动器件被激活时，基于第二数据线处的第二信号，将第一数据线处的第一信号拉向第一电压的电压电平。第二拉动器件被配置为：响应于第二控制信号而被激活或无效；以及被配置为：当第二拉动器件被激活时，基于在第一数据线处的第一信号，将第二数据线处的第二信号拉向第一电压的电压电平。