-
公开(公告)号：CN110729288A
公开(公告)日：2020-01-24
申请号：CN201910639634.4
申请日：2019-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/11 , G11C5/02 , G11C11/412 , G11C11/417
Abstract: 本发明实施例提供一种静态随机存取存储器(SRAM)外围电路，包含设置在第一导电类型的第一阱区中的第一n型晶体管及第二n型晶体管，所述第一阱区占据行方向上等于静态随机存取存储器阵列的位单元间距的第一距离。所述静态随机存取存储器外围电路包含设置在第二导电类型的第二阱区中的第一p型晶体管及第二p型晶体管。所述第二阱区占据行方向上等于静态随机存取存储器阵列的位单元间距的第二距离。所述第二阱区设置成在行方向上邻近于第一阱区。
-
公开(公告)号：CN104637517B
公开(公告)日：2018-01-05
申请号：CN201410020019.2
申请日：2014-01-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12
CPC classification number: G11C11/419 , G11C7/12
Abstract: 本发明的器件包括连接在位线电压节点和接地节点之间的晶体管开关，以及连接至晶体管开关的栅极节点的升压信号电路，其中，该升压信号电路提供响应于写入使能信号的升压信号。该器件还包括第一延迟元件和与该第一延迟元件串联的第一电容器。第一电容器具有连接至位线电压节点的第一端和通过第一延迟元件连接至栅极节点的第二端。本发明还包括用于SRAM写入辅助的负位线升压方案。
-
公开(公告)号：CN103971727B
公开(公告)日：2017-09-26
申请号：CN201310156471.7
申请日：2013-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/404
CPC classification number: H03K17/284 , G11C7/00 , G11C11/417 , H03K17/04123
Abstract: 本发明提供了用于控制分压器的一种或者多种技术或者系统。在一些实施方式中，控制电路配置成使用模拟信号偏置分压器的上拉单元，从而使得所述分压器是电平可调的。换句话说，所述控制电路使所述分压器输出多电压电平。另外，所述控制电路配置成基于与所述分压器的下拉单元关联的偏置定时偏置所述上拉单元。例如，在所述下拉单元开启之后开启所述上拉单元。采用这种方法，所述控制电路提供了时间增加，从而能使所述分压器更快地稳定。本发明还提供了一种分压器控制电路。
-
公开(公告)号：CN103383859B
公开(公告)日：2016-05-18
申请号：CN201210337314.1
申请日：2012-09-12
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C11/419 , G11C11/41 , G11C29/028 , G11C29/56 , G11C2029/5002 , H01L21/78
Abstract: 本发明涉及具有灵活读/写辅助的存储单元及其使用方法，其中，一种半导体器件包括至少一个存储单元管芯。至少一个存储单元管芯包括数据存储单元。至少一个存储单元管芯包括电连接至数据存储单元的至少一个读辅助使能单元。至少一个读辅助使能单元被配置为降低字线的电压。存储单元管芯还包括电连接至数据存储单元的至少一个写辅助使能单元。至少一个写辅助使能单元被配置为向位线或位线条中的至少一个提供负电压。
-
公开(公告)号：CN102610271A
公开(公告)日：2012-07-25
申请号：CN201210016677.5
申请日：2012-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C8/08 , G11C7/12 , G11C8/14 , G11C11/418 , G11C11/419
Abstract: 一种存储器，包括：一行位单元，包括多个第一位单元和多个第二位单元；第一字线段驱动器和第二字线段驱动器，第一字线段驱动器连接到多个第一位单元，第二字线段驱动器连接到多个第二位单元，第一字线段驱动器和第二字线段驱动器选择性地可操作用于在一个时刻激活多个第一位单元和多个第二位单元中的一种，而不激活多个第一位单元和多个第二位单元中的另一种；以及共享读放大器，连接到多个第一位单元中的至少一个和多个第二位单元中的至少一个，从而使得共享读放大器被配置为接收信号，信号来自在给定时刻通过相应的字线段驱动器激活的一个第一位单元或者一个第二位单元。
-
Patent Agency Ranking
公开(公告)号：CN101231883B
公开(公告)日：2011-07-27
申请号：CN200710138141.X
申请日：2007-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/4063
CPC classification number: G11C7/08 , G11C7/065 , G11C7/1006 , G11C7/12 , G11C11/4091 , G11C11/4094
Abstract: 本发明涉及一种与一字线和一位线或一互补位线之一进行通讯向存储器单元读取和写入信息的方法。根据一实施例的方法包括：将该位线和该互补位线均衡至一共用电压；通过将该存储器单元与该位线或该互补位线之一连接，寻址该存储器单元；通过探测存储于该存储器单元中的一第一电荷并将所述第一电荷传送给该位线或该互补位线之一，读取该存储器单元；及通过由一反相器和该位线或该互补位线之一传送一第二电荷给该存储器单元，将该第二电荷写入该存储器单元。在一实施例中，该反相器仅将该第二电荷传送给该存储器单元而被利用。
-
公开(公告)号：CN110322917B
公开(公告)日：2021-12-31
申请号：CN201811007574.6
申请日：2018-08-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器电路包括：电压节点；多个存储器单元；位线，与多个存储器单元耦合；以及开关电路，耦合在电压节点与位线之间。开关电路配置为响应于位线上的电压电平将电压节点与位线耦合。本发明的实施例还提供了位线逻辑电路和存储器电路的位线偏置方法。
-
公开(公告)号：CN108231098B
公开(公告)日：2021-08-03
申请号：CN201710761821.0
申请日：2017-08-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种可在第一电压和第二电压下工作的双轨存储器。双轨存储器包括：存储器阵列，在第一电压下工作；字线驱动器电路，被配置为将存储器阵列的字线驱动至第一电压；数据路径，被配置为传输输入数据信号或输出数据信号，其中，数据路径包括用于将输入数据信号从第二电压转换至第一电压的第一电平转换器；以及控制电路，被配置为向存储器阵列、字线驱动器电路和数据路径提供控制信号，其中，控制电路包括用于将输入控制信号从第二电压转换至第一电压的第二电平转换器；其中，数据路径和控制电路被配置为在第一电压和第二电压两者下工作。本发明的实施例还提供了一种存储器宏以及一种用于将双轨存储器配置为在第一电压和第二电压下工作的混合供电方法。
-
公开(公告)号：CN113190071A
公开(公告)日：2021-07-30
申请号：CN202110126509.0
申请日：2021-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/56
Abstract: 本发明公开了一种用于调节电源电压的集成电路。在一个方面，集成电路包括金属轨，金属轨，包括连接第一功能电路的第一点和连接第二功能电路的第二点。在一个方面，集成电路包括耦合在金属轨的第一点和金属轨的第二点之间的电压调节器。在一个方面，电压调节器感测金属轨的第二点处的电压，根据在金属轨的第二点处感测的电压，调节金属轨的第一点处的电源电压。本发明的实施例还涉及一种调节电源电压的方法。
-
公开(公告)号：CN106531207B
公开(公告)日：2019-03-22
申请号：CN201610654383.3
申请日：2016-08-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种器件包括存储器阵列，第一数据线和第二数据线。该存储器阵列包括第一带单元、第一子区和第二子区，其中，第一带单元设置在第一子区和第二子区之间。第一数据线具有第一部分和第二部分，其中，第一数据线的第一部分与第一数据线的第二部分断开，并且第一数据线的第二部分配置为将第一子区耦合至第一输入/输出(I/O)电路。第二数据线和第一数据线的第一部分配置为将第二子区耦合至第一I/O电路。本发明的实施例还涉及存储器器件及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.03 seconds)
