-
公开(公告)号：CN102610271B
公开(公告)日：2015-04-29
申请号：CN201210016677.5
申请日：2012-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C8/08 , G11C7/12 , G11C8/14 , G11C11/418 , G11C11/419
Abstract: 一种存储器，包括：一行位单元，包括多个第一位单元和多个第二位单元；第一字线段驱动器和第二字线段驱动器，第一字线段驱动器连接到多个第一位单元，第二字线段驱动器连接到多个第二位单元，第一字线段驱动器和第二字线段驱动器选择性地可操作用于在一个时刻激活多个第一位单元和多个第二位单元中的一种，而不激活多个第一位单元和多个第二位单元中的另一种；以及共享读放大器，连接到多个第一位单元中的至少一个和多个第二位单元中的至少一个，从而使得共享读放大器被配置为接收信号，信号来自在给定时刻通过相应的字线段驱动器激活的一个第一位单元或者一个第二位单元。
-
Patent Agency Ranking
公开(公告)号：CN113312869A
公开(公告)日：2021-08-27
申请号：CN202110184515.1
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , H01L27/092
Abstract: 本申请的实施例涉及集成电路器件、生成集成电路布局图的方法及系统。该方法包括将相邻的第一至第四有源区域定位在IC布局图的单元中，第一有源区域是n型或p型的第一类型，并且对应于第一鳍总数，第二有源区域是n型或p型的第二类型，并且对应于第二鳍总数，第三有源区域是第二类型并且对应于第三鳍总数，以及第四有源区域是第一类型并且对应于第四鳍总数。第一和第二鳍总数中的每个大于第三和第四鳍总数中的每个，并且定位第一、第二、第三或第四有源区域中的至少一个由处理器执行。
-
公开(公告)号：CN113312869B
公开(公告)日：2024-07-12
申请号：CN202110184515.1
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , H01L27/092
Abstract: 本申请的实施例涉及集成电路器件、生成集成电路布局图的方法及系统。该方法包括将相邻的第一至第四有源区域定位在IC布局图的单元中，第一有源区域是n型或p型的第一类型，并且对应于第一鳍总数，第二有源区域是n型或p型的第二类型，并且对应于第二鳍总数，第三有源区域是第二类型并且对应于第三鳍总数，以及第四有源区域是第一类型并且对应于第四鳍总数。第一和第二鳍总数中的每个大于第三和第四鳍总数中的每个，并且定位第一、第二、第三或第四有源区域中的至少一个由处理器执行。
-
公开(公告)号：CN101866689B
公开(公告)日：2013-05-08
申请号：CN201010164135.3
申请日：2010-04-14
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C8/12 , G11C11/413
Abstract: 本发明公开了一种存储器电路，其包括多个存储器库，各存储器库还包括一区域感测放大器，用以感测该区域位线上的小摆幅电压，并感测一互补全域位线对上的小摆幅电压；多个全域位线，排列成互补位线信号对，所述多个全域位线横越整个存储器阵列，并耦接至各存储器库中的区域感测放大器；一小信号写入驱动电路，耦接至完全摆幅I/O数据线，用以在所述多个全域位线输出互补小摆幅信号；以及一全域感测放大器，耦接至所述多个全域位线，并用以感测该全域位线上的小摆幅差动信号，并具有完全摆幅输出信号。本发明可使存储器阵列提供更快的时序，节省更多的功率，并可减少从存储器的输入/输出缓冲器上读取与写入数据所需的电流量及时间。
-
公开(公告)号：CN102610271A
公开(公告)日：2012-07-25
申请号：CN201210016677.5
申请日：2012-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C8/08 , G11C7/12 , G11C8/14 , G11C11/418 , G11C11/419
Abstract: 一种存储器，包括：一行位单元，包括多个第一位单元和多个第二位单元；第一字线段驱动器和第二字线段驱动器，第一字线段驱动器连接到多个第一位单元，第二字线段驱动器连接到多个第二位单元，第一字线段驱动器和第二字线段驱动器选择性地可操作用于在一个时刻激活多个第一位单元和多个第二位单元中的一种，而不激活多个第一位单元和多个第二位单元中的另一种；以及共享读放大器，连接到多个第一位单元中的至少一个和多个第二位单元中的至少一个，从而使得共享读放大器被配置为接收信号，信号来自在给定时刻通过相应的字线段驱动器激活的一个第一位单元或者一个第二位单元。
-
公开(公告)号：CN101866689A
公开(公告)日：2010-10-20
申请号：CN201010164135.3
申请日：2010-04-14
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C8/12 , G11C11/413
Abstract: 本发明公开了一种存储器电路，其包括多个存储器库，各存储器库还包括一区域感测放大器，用以感测该区域位线上的小摆幅电压，并感测一互补全域位线对上的小摆幅电压；多个全域位线，排列成互补位线信号对，所述多个全域位线横越整个存储器阵列，并耦接至各存储器库中的区域感测放大器；一小信号写入驱动电路，耦接至完全摆幅I/O数据线，用以在所述多个全域位线输出互补小摆幅信号；以及一全域感测放大器，耦接至所述多个全域位线，并用以感测该全域位线上的小摆幅差动信号，并具有完全摆幅输出信号。本发明可使存储器阵列提供更快的时序，节省更多的功率，并可减少从存储器的输入/输出缓冲器上读取与写入数据所需的电流量及时间。
-
-
-
-
-
Search Results
6
records
(took 0.028 seconds)
